实例介绍
【实例简介】
杭电计组实验10RIJ型指令的CPU(新板子)经测可用，注释详细
【实例截图】
【核心代码】
4744300845168988461.zip
├── shiyan_10
│ └── R_I_J_ins
│ ├── blk_mem_gen_v7_3.mif
│ ├── fuse.log
│ ├── fuseRelaunch.cmd
│ ├── fuse.xmsgs
│ ├── ipcore_dir
│ │ ├── blk_mem_gen_v7_3
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── blk_mem_gen_v7_3_exdes.ucf
│ │ │ │ ├── blk_mem_gen_v7_3_exdes.vhd
│ │ │ │ ├── blk_mem_gen_v7_3_exdes.xdc
│ │ │ │ └── blk_mem_gen_v7_3_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── blk_mem_gen_v7_3_synth.vhd
│ │ │ ├── blk_mem_gen_v7_3_tb.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── checker.vhd
│ │ │ ├── data_gen.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── random.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── blk_mem_gen_v7_3.asy
│ │ ├── blk_mem_gen_v7_3_flist.txt
│ │ ├── blk_mem_gen_v7_3.gise
│ │ ├── blk_mem_gen_v7_3.mif
│ │ ├── blk_mem_gen_v7_3.ngc
│ │ ├── blk_mem_gen_v7_3.sym
│ │ ├── blk_mem_gen_v7_3.v
│ │ ├── blk_mem_gen_v7_3.veo
│ │ ├── blk_mem_gen_v7_3.xco
│ │ ├── blk_mem_gen_v7_3.xise
│ │ ├── blk_mem_gen_v7_3_xmdf.tcl
│ │ ├── coregen.cgp
│ │ ├── coregen.log
│ │ ├── create_Inst_ROM.tcl
│ │ ├── create_ramB.tcl
│ │ ├── create_RAM_B.tcl
│ │ ├── create_ROM_B.tcl
│ │ ├── edit_RAM_B.tcl
│ │ ├── edit_ROM_B.tcl
│ │ ├── ramB
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── ramB_exdes.ucf
│ │ │ │ ├── ramB_exdes.vhd
│ │ │ │ ├── ramB_exdes.xdc
│ │ │ │ └── ramB_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── checker.vhd
│ │ │ ├── data_gen.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── ramB_synth.vhd
│ │ │ ├── ramB_tb.vhd
│ │ │ ├── random.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── RAM_B
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── RAM_B_exdes.ucf
│ │ │ │ ├── RAM_B_exdes.vhd
│ │ │ │ ├── RAM_B_exdes.xdc
│ │ │ │ └── RAM_B_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── checker.vhd
│ │ │ ├── data_gen.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── RAM_B_synth.vhd
│ │ │ ├── RAM_B_tb.vhd
│ │ │ ├── random.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── ramB.asy
│ │ ├── RAM_B.asy
│ │ ├── ramB_flist.txt
│ │ ├── RAM_B_flist.txt
│ │ ├── ramB.gise
│ │ ├── RAM_B.gise
│ │ ├── ramB.mif
│ │ ├── RAM_B.mif
│ │ ├── ramB.ncf
│ │ ├── RAM_B.ncf
│ │ ├── ramB.ngc
│ │ ├── RAM_B.ngc
│ │ ├── ramB.sym
│ │ ├── RAM_B.sym
│ │ ├── ramB.v
│ │ ├── RAM_B.v
│ │ ├── ramB.veo
│ │ ├── RAM_B.veo
│ │ ├── ramB.xco
│ │ ├── RAM_B.xco
│ │ ├── ramB.xise
│ │ ├── RAM_B.xise
│ │ ├── ramB_xmdf.tcl
│ │ ├── RAM_B_xmdf.tcl
│ │ ├── ROM_B
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── ROM_B_exdes.ucf
│ │ │ │ ├── ROM_B_exdes.vhd
│ │ │ │ ├── ROM_B_exdes.xdc
│ │ │ │ └── ROM_B_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── random.vhd
│ │ │ ├── ROM_B_synth.vhd
│ │ │ ├── ROM_B_tb.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── ROM_B.asy
│ │ ├── ROM_B_flist.txt
│ │ ├── ROM_B.gise
│ │ ├── ROM_B.mif
│ │ ├── ROM_B.ncf
│ │ ├── ROM_B.ngc
│ │ ├── ROM_B.sym
│ │ ├── ROM_B.v
│ │ ├── ROM_B.veo
│ │ ├── ROM_B.xco
│ │ ├── ROM_B.xise
│ │ ├── ROM_B_xmdf.tcl
│ │ ├── summary.log
│ │ ├── tmp
│ │ │ ├── blk_mem_gen_v7_3.lso
│ │ │ ├── _cg
│ │ │ │ └── _dbg
│ │ │ │ ├── xil_795.in
│ │ │ │ └── xil_795.out
│ │ │ ├── ramB.lso
│ │ │ ├── RAM_B.lso
│ │ │ ├── ROM_B.lso
│ │ │ └── _xmsgs
│ │ │ ├── pn_parser.xmsgs
│ │ │ └── xst.xmsgs
│ │ ├── xlnx_auto_0_xdb
│ │ └── _xmsgs
│ │ ├── cg.xmsgs
│ │ └── pn_parser.xmsgs
│ ├── iseconfig
│ │ ├── R_I_J_ins.projectmgr
│ │ └── TOP_LED.xreport
│ ├── isim
│ │ ├── isim_usage_statistics.html
│ │ ├── pn_info
│ │ ├── temp
│ │ │ ├── glbl.sdb
│ │ │ ├── @multiple@function@a@l@u.sdb
│ │ │ ├── @o@p_@y@i@m@a.sdb
│ │ │ ├── pc.sdb
│ │ │ ├── @r@a@m_@b.sdb
│ │ │ ├── @register_file.sdb
│ │ │ ├── @r@o@m_@b.sdb
│ │ │ ├── test.sdb
│ │ │ ├── @t@o@p_@l@e@d.sdb
│ │ │ └── @t@o@p_@r@i@j_@c@p@u.sdb
│ │ ├── test_isim_beh.exe.sim
│ │ │ ├── isimcrash.log
│ │ │ ├── ISimEngine-DesignHierarchy.dbg
│ │ │ ├── isimkernel.log
│ │ │ ├── libPortability.dll
│ │ │ ├── netId.dat
│ │ │ ├── test_isim_beh.exe
│ │ │ ├── tmp_save
│ │ │ │ └── _1
│ │ │ ├── work
│ │ │ │ ├── m_00000000000276720523_1282137562.c
│ │ │ │ ├── m_00000000000276720523_1282137562.didat
│ │ │ │ ├── m_00000000000276720523_1282137562.nt64.obj
│ │ │ │ ├── m_00000000000403262735_1338010369.c
│ │ │ │ ├── m_00000000000403262735_1338010369.didat
│ │ │ │ ├── m_00000000000403262735_1338010369.nt64.obj
│ │ │ │ ├── m_00000000000831271737_3575547187.c
│ │ │ │ ├── m_00000000000831271737_3575547187.didat
│ │ │ │ ├── m_00000000000831271737_3575547187.nt64.obj
│ │ │ │ ├── m_00000000001209474104_3036013123.c
│ │ │ │ ├── m_00000000001209474104_3036013123.didat
│ │ │ │ ├── m_00000000001209474104_3036013123.nt64.obj
│ │ │ │ ├── m_00000000001656177332_3262239169.c
│ │ │ │ ├── m_00000000001656177332_3262239169.didat
│ │ │ │ ├── m_00000000001656177332_3262239169.nt64.obj
│ │ │ │ ├── m_00000000002489990758_2499224580.c
│ │ │ │ ├── m_00000000002489990758_2499224580.didat
│ │ │ │ ├── m_00000000002489990758_2499224580.nt64.obj
│ │ │ │ ├── m_00000000003035775930_2749254585.c
│ │ │ │ ├── m_00000000003035775930_2749254585.didat
│ │ │ │ ├── m_00000000003035775930_2749254585.nt64.obj
│ │ │ │ ├── m_00000000003630962583_3383896982.c
│ │ │ │ ├── m_00000000003630962583_3383896982.didat
│ │ │ │ ├── m_00000000003630962583_3383896982.nt64.obj
│ │ │ │ ├── m_00000000004134447467_2073120511.c
│ │ │ │ ├── m_00000000004134447467_2073120511.didat
│ │ │ │ ├── m_00000000004134447467_2073120511.nt64.obj
│ │ │ │ ├── m_00000000004190197023_1985558087.c
│ │ │ │ ├── m_00000000004190197023_1985558087.didat
│ │ │ │ ├── m_00000000004190197023_1985558087.nt64.obj
│ │ │ │ ├── test_isim_beh.exe_main.c
│ │ │ │ └── test_isim_beh.exe_main.nt64.obj
│ │ │ └── xilinxcorelib_ver
│ │ │ ├── m_00000000000277421008_0539725761.c
│ │ │ ├── m_00000000000277421008_0539725761.didat
│ │ │ ├── m_00000000000277421008_0539725761.nt64.obj
│ │ │ ├── m_00000000000277421008_3429841031.c
│ │ │ ├── m_00000000000277421008_3429841031.didat
│ │ │ ├── m_00000000000277421008_3429841031.nt64.obj
│ │ │ ├── m_00000000001358910285_1256727229.c
│ │ │ ├── m_00000000001358910285_1256727229.didat
│ │ │ ├── m_00000000001358910285_1256727229.nt64.obj
│ │ │ ├── m_00000000001603977570_1307194084.c
│ │ │ ├── m_00000000001603977570_1307194084.didat
│ │ │ ├── m_00000000001603977570_1307194084.nt64.obj
│ │ │ ├── m_00000000001603977570_2215942152.c
│ │ │ ├── m_00000000001603977570_2215942152.didat
│ │ │ ├── m_00000000001603977570_2215942152.nt64.obj
│ │ │ ├── m_00000000001687936702_1862936372.c
│ │ │ ├── m_00000000001687936702_1862936372.didat
│ │ │ └── m_00000000001687936702_1862936372.nt64.obj
│ │ └── work
│ │ ├── glbl.sdb
│ │ ├── @multiple@function@a@l@u.sdb
│ │ ├── @o@p_@y@i@m@a.sdb
│ │ ├── pc.sdb
│ │ ├── ram@b.sdb
│ │ ├── @register_file.sdb
│ │ ├── @r@o@m_@b.sdb
│ │ ├── test.sdb
│ │ ├── @t@o@p_@l@e@d.sdb
│ │ └── @t@o@p_@r@i@j_@c@p@u.sdb
│ ├── isim.cmd
│ ├── isim.log
│ ├── MultipleFunctionALU.lso
│ ├── MultipleFunctionALU.prj
│ ├── MultipleFunctionALU.stx
│ ├── MultipleFunctionALU.v
│ ├── MultipleFunctionALU.xst
│ ├── netgen
│ │ └── synthesis
│ │ ├── TOP_LED_synthesis.nlf
│ │ └── TOP_LED_synthesis.v
│ ├── _ngo
│ │ └── netlist.lst
│ ├── OP_YIMA.v
│ ├── pa.fromHdl.tcl
│ ├── par_usage_statistics.html
│ ├── pc.v
│ ├── planAhead.ngc2edif.log
│ ├── planAhead_pid2152.debug
│ ├── planAhead_run_1
│ │ ├── planAhead.jou
│ │ ├── planAhead.log
│ │ ├── planAhead_run.log
│ │ ├── R_I_J_ins.data
│ │ │ ├── constrs_1
│ │ │ │ ├── designprops.xml
│ │ │ │ ├── fileset.xml
│ │ │ │ └── usercols.xml
│ │ │ ├── sim_1
│ │ │ │ └── fileset.xml
│ │ │ ├── sources_1
│ │ │ │ ├── fileset.xml
│ │ │ │ └── ports.xml
│ │ │ └── wt
│ │ │ └── project.wpc
│ │ └── R_I_J_ins.ppr
│ ├── RAM_B.coe
│ ├── ramB.mif
│ ├── RAM_B.mif
│ ├── Register_file.v
│ ├── R_I_J_ins.gise
│ ├── R_I_J_ins.xise
│ ├── ROM_B.coe
│ ├── ROM_B.mif
│ ├── test_beh.prj
│ ├── test_isim_beh.exe
│ ├── test_isim_beh.wdb
│ ├── test_stx_beh.prj
│ ├── test.v
│ ├── top_led.bgn
│ ├── top_led.bit
│ ├── TOP_LED_bitgen.xwbt
│ ├── TOP_LED.bld
│ ├── TOP_LED.cmd_log
│ ├── top_led.drc
│ ├── TOP_LED_envsettings.html
│ ├── TOP_LED_guide.ncd
│ ├── TOP_LED.lso
│ ├── TOP_LED_map.map
│ ├── TOP_LED_map.mrp
│ ├── TOP_LED_map.ncd
│ ├── TOP_LED_map.ngm
│ ├── TOP_LED_map.xrpt
│ ├── TOP_LED.ncd
│ ├── TOP_LED.ngc
│ ├── TOP_LED.ngd
│ ├── TOP_LED_ngdbuild.xrpt
│ ├── TOP_LED.ngr
│ ├── TOP_LED.pad
│ ├── TOP_LED_pad.csv
│ ├── TOP_LED_pad.txt
│ ├── TOP_LED.par
│ ├── TOP_LED_par.xrpt
│ ├── TOP_LED.pcf
│ ├── TOP_LED.prj
│ ├── TOP_LED.ptwx
│ ├── TOP_LED.stx
│ ├── TOP_LED_summary.html
│ ├── TOP_LED_summary.xml
│ ├── TOP_LED.syr
│ ├── TOP_LED.twr
│ ├── TOP_LED.twx
│ ├── TOP_LED.ucf
│ ├── TOP_LED.unroutes
│ ├── TOP_LED_usage.xml
│ ├── TOP_LED.ut
│ ├── TOP_LED.v
│ ├── TOP_LED.xpi
│ ├── TOP_LED.xst
│ ├── TOP_LED_xst.xrpt
│ ├── TOP_RIJ_CPU.v
│ ├── usage_statistics_webtalk.html
│ ├── webtalk.log
│ ├── webtalk_pn.xml
│ ├── xilinxsim.ini
│ ├── xlnx_auto_0_xdb
│ │ └── cst.xbcd
│ ├── _xmsgs
│ │ ├── bitgen.xmsgs
│ │ ├── map.xmsgs
│ │ ├── netgen.xmsgs
│ │ ├── ngdbuild.xmsgs
│ │ ├── par.xmsgs
│ │ ├── pn_parser.xmsgs
│ │ ├── trce.xmsgs
│ │ └── xst.xmsgs
│ └── xst
│ ├── dump.xst
│ │ └── TOP_LED.prj
│ ├── projnav.tmp
│ └── work
│ ├── work.sdbl
│ └── work.sdbx
└── 计算机组成原理课程设计 实验10 R-I-J型指令的CPU.pdf
61 directories, 423 files
杭电计组实验10RIJ型指令的CPU(新板子)经测可用，注释详细
【实例截图】
【核心代码】
4744300845168988461.zip
├── shiyan_10
│ └── R_I_J_ins
│ ├── blk_mem_gen_v7_3.mif
│ ├── fuse.log
│ ├── fuseRelaunch.cmd
│ ├── fuse.xmsgs
│ ├── ipcore_dir
│ │ ├── blk_mem_gen_v7_3
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── blk_mem_gen_v7_3_exdes.ucf
│ │ │ │ ├── blk_mem_gen_v7_3_exdes.vhd
│ │ │ │ ├── blk_mem_gen_v7_3_exdes.xdc
│ │ │ │ └── blk_mem_gen_v7_3_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── blk_mem_gen_v7_3_synth.vhd
│ │ │ ├── blk_mem_gen_v7_3_tb.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── checker.vhd
│ │ │ ├── data_gen.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── random.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── blk_mem_gen_v7_3.asy
│ │ ├── blk_mem_gen_v7_3_flist.txt
│ │ ├── blk_mem_gen_v7_3.gise
│ │ ├── blk_mem_gen_v7_3.mif
│ │ ├── blk_mem_gen_v7_3.ngc
│ │ ├── blk_mem_gen_v7_3.sym
│ │ ├── blk_mem_gen_v7_3.v
│ │ ├── blk_mem_gen_v7_3.veo
│ │ ├── blk_mem_gen_v7_3.xco
│ │ ├── blk_mem_gen_v7_3.xise
│ │ ├── blk_mem_gen_v7_3_xmdf.tcl
│ │ ├── coregen.cgp
│ │ ├── coregen.log
│ │ ├── create_Inst_ROM.tcl
│ │ ├── create_ramB.tcl
│ │ ├── create_RAM_B.tcl
│ │ ├── create_ROM_B.tcl
│ │ ├── edit_RAM_B.tcl
│ │ ├── edit_ROM_B.tcl
│ │ ├── ramB
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── ramB_exdes.ucf
│ │ │ │ ├── ramB_exdes.vhd
│ │ │ │ ├── ramB_exdes.xdc
│ │ │ │ └── ramB_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── checker.vhd
│ │ │ ├── data_gen.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── ramB_synth.vhd
│ │ │ ├── ramB_tb.vhd
│ │ │ ├── random.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── RAM_B
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── RAM_B_exdes.ucf
│ │ │ │ ├── RAM_B_exdes.vhd
│ │ │ │ ├── RAM_B_exdes.xdc
│ │ │ │ └── RAM_B_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── checker.vhd
│ │ │ ├── data_gen.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── RAM_B_synth.vhd
│ │ │ ├── RAM_B_tb.vhd
│ │ │ ├── random.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── ramB.asy
│ │ ├── RAM_B.asy
│ │ ├── ramB_flist.txt
│ │ ├── RAM_B_flist.txt
│ │ ├── ramB.gise
│ │ ├── RAM_B.gise
│ │ ├── ramB.mif
│ │ ├── RAM_B.mif
│ │ ├── ramB.ncf
│ │ ├── RAM_B.ncf
│ │ ├── ramB.ngc
│ │ ├── RAM_B.ngc
│ │ ├── ramB.sym
│ │ ├── RAM_B.sym
│ │ ├── ramB.v
│ │ ├── RAM_B.v
│ │ ├── ramB.veo
│ │ ├── RAM_B.veo
│ │ ├── ramB.xco
│ │ ├── RAM_B.xco
│ │ ├── ramB.xise
│ │ ├── RAM_B.xise
│ │ ├── ramB_xmdf.tcl
│ │ ├── RAM_B_xmdf.tcl
│ │ ├── ROM_B
│ │ │ ├── blk_mem_gen_v7_3_readme.txt
│ │ │ ├── doc
│ │ │ │ ├── blk_mem_gen_v7_3_vinfo.html
│ │ │ │ └── pg058-blk-mem-gen.pdf
│ │ │ ├── example_design
│ │ │ │ ├── ROM_B_exdes.ucf
│ │ │ │ ├── ROM_B_exdes.vhd
│ │ │ │ ├── ROM_B_exdes.xdc
│ │ │ │ └── ROM_B_prod.vhd
│ │ │ ├── implement
│ │ │ │ ├── implement.bat
│ │ │ │ ├── implement.sh
│ │ │ │ ├── planAhead_ise.bat
│ │ │ │ ├── planAhead_ise.sh
│ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ ├── xst.prj
│ │ │ │ └── xst.scr
│ │ │ └── simulation
│ │ │ ├── addr_gen.vhd
│ │ │ ├── bmg_stim_gen.vhd
│ │ │ ├── bmg_tb_pkg.vhd
│ │ │ ├── functional
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── random.vhd
│ │ │ ├── ROM_B_synth.vhd
│ │ │ ├── ROM_B_tb.vhd
│ │ │ └── timing
│ │ │ ├── simcmds.tcl
│ │ │ ├── simulate_isim.bat
│ │ │ ├── simulate_mti.bat
│ │ │ ├── simulate_mti.do
│ │ │ ├── simulate_mti.sh
│ │ │ ├── simulate_ncsim.sh
│ │ │ ├── simulate_vcs.sh
│ │ │ ├── ucli_commands.key
│ │ │ ├── vcs_session.tcl
│ │ │ ├── wave_mti.do
│ │ │ └── wave_ncsim.sv
│ │ ├── ROM_B.asy
│ │ ├── ROM_B_flist.txt
│ │ ├── ROM_B.gise
│ │ ├── ROM_B.mif
│ │ ├── ROM_B.ncf
│ │ ├── ROM_B.ngc
│ │ ├── ROM_B.sym
│ │ ├── ROM_B.v
│ │ ├── ROM_B.veo
│ │ ├── ROM_B.xco
│ │ ├── ROM_B.xise
│ │ ├── ROM_B_xmdf.tcl
│ │ ├── summary.log
│ │ ├── tmp
│ │ │ ├── blk_mem_gen_v7_3.lso
│ │ │ ├── _cg
│ │ │ │ └── _dbg
│ │ │ │ ├── xil_795.in
│ │ │ │ └── xil_795.out
│ │ │ ├── ramB.lso
│ │ │ ├── RAM_B.lso
│ │ │ ├── ROM_B.lso
│ │ │ └── _xmsgs
│ │ │ ├── pn_parser.xmsgs
│ │ │ └── xst.xmsgs
│ │ ├── xlnx_auto_0_xdb
│ │ └── _xmsgs
│ │ ├── cg.xmsgs
│ │ └── pn_parser.xmsgs
│ ├── iseconfig
│ │ ├── R_I_J_ins.projectmgr
│ │ └── TOP_LED.xreport
│ ├── isim
│ │ ├── isim_usage_statistics.html
│ │ ├── pn_info
│ │ ├── temp
│ │ │ ├── glbl.sdb
│ │ │ ├── @multiple@function@a@l@u.sdb
│ │ │ ├── @o@p_@y@i@m@a.sdb
│ │ │ ├── pc.sdb
│ │ │ ├── @r@a@m_@b.sdb
│ │ │ ├── @register_file.sdb
│ │ │ ├── @r@o@m_@b.sdb
│ │ │ ├── test.sdb
│ │ │ ├── @t@o@p_@l@e@d.sdb
│ │ │ └── @t@o@p_@r@i@j_@c@p@u.sdb
│ │ ├── test_isim_beh.exe.sim
│ │ │ ├── isimcrash.log
│ │ │ ├── ISimEngine-DesignHierarchy.dbg
│ │ │ ├── isimkernel.log
│ │ │ ├── libPortability.dll
│ │ │ ├── netId.dat
│ │ │ ├── test_isim_beh.exe
│ │ │ ├── tmp_save
│ │ │ │ └── _1
│ │ │ ├── work
│ │ │ │ ├── m_00000000000276720523_1282137562.c
│ │ │ │ ├── m_00000000000276720523_1282137562.didat
│ │ │ │ ├── m_00000000000276720523_1282137562.nt64.obj
│ │ │ │ ├── m_00000000000403262735_1338010369.c
│ │ │ │ ├── m_00000000000403262735_1338010369.didat
│ │ │ │ ├── m_00000000000403262735_1338010369.nt64.obj
│ │ │ │ ├── m_00000000000831271737_3575547187.c
│ │ │ │ ├── m_00000000000831271737_3575547187.didat
│ │ │ │ ├── m_00000000000831271737_3575547187.nt64.obj
│ │ │ │ ├── m_00000000001209474104_3036013123.c
│ │ │ │ ├── m_00000000001209474104_3036013123.didat
│ │ │ │ ├── m_00000000001209474104_3036013123.nt64.obj
│ │ │ │ ├── m_00000000001656177332_3262239169.c
│ │ │ │ ├── m_00000000001656177332_3262239169.didat
│ │ │ │ ├── m_00000000001656177332_3262239169.nt64.obj
│ │ │ │ ├── m_00000000002489990758_2499224580.c
│ │ │ │ ├── m_00000000002489990758_2499224580.didat
│ │ │ │ ├── m_00000000002489990758_2499224580.nt64.obj
│ │ │ │ ├── m_00000000003035775930_2749254585.c
│ │ │ │ ├── m_00000000003035775930_2749254585.didat
│ │ │ │ ├── m_00000000003035775930_2749254585.nt64.obj
│ │ │ │ ├── m_00000000003630962583_3383896982.c
│ │ │ │ ├── m_00000000003630962583_3383896982.didat
│ │ │ │ ├── m_00000000003630962583_3383896982.nt64.obj
│ │ │ │ ├── m_00000000004134447467_2073120511.c
│ │ │ │ ├── m_00000000004134447467_2073120511.didat
│ │ │ │ ├── m_00000000004134447467_2073120511.nt64.obj
│ │ │ │ ├── m_00000000004190197023_1985558087.c
│ │ │ │ ├── m_00000000004190197023_1985558087.didat
│ │ │ │ ├── m_00000000004190197023_1985558087.nt64.obj
│ │ │ │ ├── test_isim_beh.exe_main.c
│ │ │ │ └── test_isim_beh.exe_main.nt64.obj
│ │ │ └── xilinxcorelib_ver
│ │ │ ├── m_00000000000277421008_0539725761.c
│ │ │ ├── m_00000000000277421008_0539725761.didat
│ │ │ ├── m_00000000000277421008_0539725761.nt64.obj
│ │ │ ├── m_00000000000277421008_3429841031.c
│ │ │ ├── m_00000000000277421008_3429841031.didat
│ │ │ ├── m_00000000000277421008_3429841031.nt64.obj
│ │ │ ├── m_00000000001358910285_1256727229.c
│ │ │ ├── m_00000000001358910285_1256727229.didat
│ │ │ ├── m_00000000001358910285_1256727229.nt64.obj
│ │ │ ├── m_00000000001603977570_1307194084.c
│ │ │ ├── m_00000000001603977570_1307194084.didat
│ │ │ ├── m_00000000001603977570_1307194084.nt64.obj
│ │ │ ├── m_00000000001603977570_2215942152.c
│ │ │ ├── m_00000000001603977570_2215942152.didat
│ │ │ ├── m_00000000001603977570_2215942152.nt64.obj
│ │ │ ├── m_00000000001687936702_1862936372.c
│ │ │ ├── m_00000000001687936702_1862936372.didat
│ │ │ └── m_00000000001687936702_1862936372.nt64.obj
│ │ └── work
│ │ ├── glbl.sdb
│ │ ├── @multiple@function@a@l@u.sdb
│ │ ├── @o@p_@y@i@m@a.sdb
│ │ ├── pc.sdb
│ │ ├── ram@b.sdb
│ │ ├── @register_file.sdb
│ │ ├── @r@o@m_@b.sdb
│ │ ├── test.sdb
│ │ ├── @t@o@p_@l@e@d.sdb
│ │ └── @t@o@p_@r@i@j_@c@p@u.sdb
│ ├── isim.cmd
│ ├── isim.log
│ ├── MultipleFunctionALU.lso
│ ├── MultipleFunctionALU.prj
│ ├── MultipleFunctionALU.stx
│ ├── MultipleFunctionALU.v
│ ├── MultipleFunctionALU.xst
│ ├── netgen
│ │ └── synthesis
│ │ ├── TOP_LED_synthesis.nlf
│ │ └── TOP_LED_synthesis.v
│ ├── _ngo
│ │ └── netlist.lst
│ ├── OP_YIMA.v
│ ├── pa.fromHdl.tcl
│ ├── par_usage_statistics.html
│ ├── pc.v
│ ├── planAhead.ngc2edif.log
│ ├── planAhead_pid2152.debug
│ ├── planAhead_run_1
│ │ ├── planAhead.jou
│ │ ├── planAhead.log
│ │ ├── planAhead_run.log
│ │ ├── R_I_J_ins.data
│ │ │ ├── constrs_1
│ │ │ │ ├── designprops.xml
│ │ │ │ ├── fileset.xml
│ │ │ │ └── usercols.xml
│ │ │ ├── sim_1
│ │ │ │ └── fileset.xml
│ │ │ ├── sources_1
│ │ │ │ ├── fileset.xml
│ │ │ │ └── ports.xml
│ │ │ └── wt
│ │ │ └── project.wpc
│ │ └── R_I_J_ins.ppr
│ ├── RAM_B.coe
│ ├── ramB.mif
│ ├── RAM_B.mif
│ ├── Register_file.v
│ ├── R_I_J_ins.gise
│ ├── R_I_J_ins.xise
│ ├── ROM_B.coe
│ ├── ROM_B.mif
│ ├── test_beh.prj
│ ├── test_isim_beh.exe
│ ├── test_isim_beh.wdb
│ ├── test_stx_beh.prj
│ ├── test.v
│ ├── top_led.bgn
│ ├── top_led.bit
│ ├── TOP_LED_bitgen.xwbt
│ ├── TOP_LED.bld
│ ├── TOP_LED.cmd_log
│ ├── top_led.drc
│ ├── TOP_LED_envsettings.html
│ ├── TOP_LED_guide.ncd
│ ├── TOP_LED.lso
│ ├── TOP_LED_map.map
│ ├── TOP_LED_map.mrp
│ ├── TOP_LED_map.ncd
│ ├── TOP_LED_map.ngm
│ ├── TOP_LED_map.xrpt
│ ├── TOP_LED.ncd
│ ├── TOP_LED.ngc
│ ├── TOP_LED.ngd
│ ├── TOP_LED_ngdbuild.xrpt
│ ├── TOP_LED.ngr
│ ├── TOP_LED.pad
│ ├── TOP_LED_pad.csv
│ ├── TOP_LED_pad.txt
│ ├── TOP_LED.par
│ ├── TOP_LED_par.xrpt
│ ├── TOP_LED.pcf
│ ├── TOP_LED.prj
│ ├── TOP_LED.ptwx
│ ├── TOP_LED.stx
│ ├── TOP_LED_summary.html
│ ├── TOP_LED_summary.xml
│ ├── TOP_LED.syr
│ ├── TOP_LED.twr
│ ├── TOP_LED.twx
│ ├── TOP_LED.ucf
│ ├── TOP_LED.unroutes
│ ├── TOP_LED_usage.xml
│ ├── TOP_LED.ut
│ ├── TOP_LED.v
│ ├── TOP_LED.xpi
│ ├── TOP_LED.xst
│ ├── TOP_LED_xst.xrpt
│ ├── TOP_RIJ_CPU.v
│ ├── usage_statistics_webtalk.html
│ ├── webtalk.log
│ ├── webtalk_pn.xml
│ ├── xilinxsim.ini
│ ├── xlnx_auto_0_xdb
│ │ └── cst.xbcd
│ ├── _xmsgs
│ │ ├── bitgen.xmsgs
│ │ ├── map.xmsgs
│ │ ├── netgen.xmsgs
│ │ ├── ngdbuild.xmsgs
│ │ ├── par.xmsgs
│ │ ├── pn_parser.xmsgs
│ │ ├── trce.xmsgs
│ │ └── xst.xmsgs
│ └── xst
│ ├── dump.xst
│ │ └── TOP_LED.prj
│ ├── projnav.tmp
│ └── work
│ ├── work.sdbl
│ └── work.sdbx
└── 计算机组成原理课程设计 实验10 R-I-J型指令的CPU.pdf
61 directories, 423 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论