LogicWorks5逻辑电路.zip

【实例简介】
LogicWorks5 LogicWorks 逻辑电路作图软件
【实例截图】
【核心代码】
4744302542882914145.zip
└── LogicWorks 5
├── cmax101.dll
├── Documentation
│   ├── About LogicWorks 5.txt
│   ├── Help Files
│   │   └── ROBOEX32.DLL
│   ├── LogicWorks5 Reference.pdf
│   ├── LogicWorks 5 Version History.txt
│   ├── pla_dwl_help.txt
│   ├── pla_raw_help.txt
│   ├── prom_hex_help.txt
│   ├── prom_intel_help.txt
│   └── VHDL in LogicWorks 5.txt
├── Examples
│   ├── 3-bit Counter.cct
│   ├── 4-bit Bus.CCT
│   ├── 5-Minute Example.CCT
│   ├── 6809.cct
│   ├── 74181 ALU.CCT
│   ├── Big Ring.CCT
│   ├── Colours.cct
│   ├── Count8.cct
│   ├── COUNT8.dwv
│   ├── Primitive Devices.CCT
│   ├── PROM Example.cct
│   ├── prom_intel.hex
│   ├── prom_raw.hex
│   ├── RAM Test.CCT
│   ├── Simulate.CCT
│   ├── Spice Example.cct
│   └── VHDL
│   ├── 6502
│   │   ├── 6502test.drr
│   │   ├── 6502test.dwa
│   │   ├── 6502test.dwv
│   │   ├── 6502test.tsv
│   │   ├── addr_op_rom.dwv
│   │   ├── A_LE_rom.dwv
│   │   ├── ALU1_rom.dwv
│   │   ├── alu2_rom.dwv
│   │   ├── alu_op_rom.dwv
│   │   ├── din_le_rom.dwv
│   │   ├── DINT1_OP_rom.dwv
│   │   ├── DINT2_OP_rom.dwv
│   │   ├── DINT3_OP_rom.dwv
│   │   ├── done_rom.dwa
│   │   ├── done_rom.dwv
│   │   ├── dout_op_rom.dwv
│   │   ├── flag_op_rom.dwv
│   │   ├── mc_rom.dwa
│   │   ├── mc_rom.dwv
│   │   ├── microcode.dwa
│   │   ├── microcode.dwv
│   │   ├── pc_op_rom.dwv
│   │   ├── rd_en_rom.dwv
│   │   ├── roms.dwv
│   │   ├── sp_op_rom.dwv
│   │   ├── Untitled1.txt
│   │   ├── Untitled Scrip.dwv
│   │   ├── X_LE_rom.dwv
│   │   └── Y_LE_rom.dwv
│   └── Batch Tests
│   ├── batch.txt
│   ├── Misc Tests
│   │   ├── and4b.dwv
│   │   ├── bit_op_test.dwa
│   │   ├── bit_op_test.dwv
│   │   ├── bit_op_test.tsv
│   │   ├── block_test.dwa
│   │   ├── block_test.dwv
│   │   ├── block_test.tsv
│   │   ├── boolean_test
│   │   │   ├── bool_decl.dwv
│   │   │   ├── boolean_test.dwv
│   │   │   ├── boolean_test.tsv
│   │   │   ├── shift_test.dwa
│   │   │   ├── shift_test.dwv
│   │   │   └── shift_test.tsv
│   │   ├── bus_test.dwa
│   │   ├── bus_test.dwv
│   │   ├── bus_test.tsv
│   │   ├── COUNT8.dwa
│   │   ├── COUNT8.dwv
│   │   ├── COUNT8.tsv
│   │   ├── expr_test.dwa
│   │   ├── expr_test.dwv
│   │   ├── expr_test.tsv
│   │   ├── full_adder_prims.dwv
│   │   ├── full_adder_prims.tsv
│   │   ├── func_test.dwa
│   │   ├── func_test.dwv
│   │   ├── func_test.tsv
│   │   ├── generic_test1
│   │   │   ├── generic_reg.dwa
│   │   │   ├── generic_reg.dwv
│   │   │   ├── generic_reg.tsv
│   │   │   ├── generic_top.dwa
│   │   │   ├── generic_top.dwv
│   │   │   └── generic_top.tsv
│   │   ├── if_test.dwv
│   │   ├── int_op_test.dwa
│   │   ├── int_op_test.dwv
│   │   ├── int_op_test.tsv
│   │   ├── junk_test.tsv.txt
│   │   ├── multiplier.dwv
│   │   ├── multiplier.tsv
│   │   ├── proc_test1.dwv
│   │   ├── proc_test1.tsv
│   │   ├── sig_init_test.dwv
│   │   ├── state_test.dwa
│   │   ├── state_test.dwv
│   │   ├── state_test.tsv
│   │   ├── structgate.dwa
│   │   ├── structgate.dwv
│   │   ├── structgate.tsv
│   │   ├── structtest1.dwa
│   │   ├── structtest1.dwv
│   │   ├── structtest1sub.dwa
│   │   ├── structtest1sub.dwv
│   │   ├── structtest1.tsv
│   │   ├── time_op_test.dwv
│   │   └── time_op_test.tsv
│   └── Yalamanchili
│   ├── 03_02_half_adder.dwa
│   ├── 03_02_half_adder.dwv
│   ├── 03_02_half_adder.tsv
│   ├── 03_03_full_adder.dwa
│   ├── 03_03_full_adder.dwv
│   ├── 03_03_full_adder.tsv
│   ├── 03_05_mux4.dwa
│   ├── 03_05_mux4.dwv
│   ├── 03_05_mux4.tsv
│   ├── 03_05_mux.tsv
│   ├── 03_08_reg_file.dwa
│   ├── 03_08_reg_file.dwv
│   ├── 03_08_reg_file.tsv
│   ├── 04_02_memory.dwa
│   ├── 04_02_memory.dwv
│   ├── 04_02_memory.tsv
│   ├── 04_19_state_machine.dwa
│   ├── 04_19_state_machine.dwv
│   ├── 04_19_state_machine.tsv
│   └── 08_02_full_adder
│   ├── full_adder.dwa
│   ├── full_adder.dwv
│   ├── full_adder.tsv
│   ├── half_adder.dwv
│   └── or_2.dwv
├── Export Scripts
│   ├── Berkeley SPICE Netlist.rfm
│   ├── Commercial SPICE Netlist.rfm
│   ├── Generic PCB Netlist.rfm
│   └── Parts List.rfm
├── Libs
│   ├── 7400.CLF
│   ├── Connectors.CLF
│   ├── Discretes.CLF
│   ├── Extra Libs
│   │   └── MakePLD.CLF
│   ├── Pseudo Devices.CLF
│   ├── Simulation Gates.clf
│   ├── Simulation IO.clf
│   ├── Simulation Logic.clf
│   ├── Spice.CLF
│   └── VHDLPrims.clf
├── LogicWorks.exe
├── lw.INI
├── lwstate.ini
├── MFC42.DLL
├── msvcrt.dll
├── OSC61as.dll
├── OT602as.dll
├── Scripts
│   ├── IOPanel6502.html
│   └── IOPanelDefault.html
├── System.dll
├── Tools
│   ├── DevEditor.dwx
│   ├── Drawing.dwx
│   ├── Export.dwx
│   ├── IOPanel.dwx
│   ├── Librarian.dwx
│   ├── PLA.dwx
│   ├── Simulator.dwx
│   ├── TestPanel.dwx
│   ├── VHSim.dwx
│   └── VTiming.dwx
├── ToyCPU.clf
├── uninstal.log
├── XGridCtrl.ocx
└── XTX400.tlb

17 directories, 174 files