orsoc vga ml501 rar.rar

【实例简介】
可以直接使用的，包含vga模块和i2c模块的RTL工程代码，对应的blog中有测试程序。
【实例截图】
【核心代码】
orsoc_vga_ml501.rar
└── orsoc_2
├── adbg_if
│   ├── adbg_crc32.v
│   ├── adbg_defines.v
│   ├── adbg_jsp_biu.v
│   ├── adbg_jsp_module.v
│   ├── adbg_or1k_biu.v
│   ├── adbg_or1k_defines.v
│   ├── adbg_or1k_module.v
│   ├── adbg_or1k_status_reg.v
│   ├── adbg_top.v
│   ├── adbg_wb_biu.v
│   ├── adbg_wb_defines.v
│   ├── adbg_wb_module.v
│   ├── bytefifo.v
│   ├── syncflop.v
│   └── syncreg.v
├── arbiter_bytebus_summary.html
├── arbiter_bytebus.v
├── arbiter_dbus.v
├── arbiter_ibus.v
├── bootrom.v
├── cfi_ctrl_engine.v
├── cfi_ctrl.v
├── clkgen.v
├── dbg_cpu_defines.v
├── dbg_cpu_registers.v
├── dbg_cpu.v
├── dbg_crc32_d1.v
├── dbg_defines.v
├── dbg_if.v
├── dbg_register.v
├── dbg_wb_defines.v
├── dbg_wb.v
├── ddr2_chipscope.v
├── ddr2_ctrl.v
├── ddr2_idelay_ctrl.v
├── ddr2_infrastructure.v
├── ddr2_mem_if_top.v
├── ddr2_mig.v
├── ddr2_phy_calib.v
├── ddr2_phy_ctl_io.v
├── ddr2_phy_dm_iob.v
├── ddr2_phy_dq_iob.v
├── ddr2_phy_dqs_iob.v
├── ddr2_phy_init.v
├── ddr2_phy_io.v
├── ddr2_phy_top.v
├── ddr2_phy_write.v
├── ddr2_top.v
├── ddr2_usr_addr_fifo.v
├── ddr2_usr_rd.v
├── ddr2_usr_top.v
├── ddr2_usr_wr.v
├── dvi_ctrl
│   ├── generic_dpram.v
│   ├── generic_spram.v
│   ├── timescale.v
│   ├── vga_clkgen.v
│   ├── vga_colproc.v
│   ├── vga_csm_pb.v
│   ├── vga_defines.v
│   ├── vga_enh_top.v
│   ├── vga_enh_top.v~
│   ├── vga_fifo_dc.v
│   ├── vga_fifo.v
│   ├── vga_pgen.v
│   ├── vga_tgen.v
│   ├── vga_vtim.v
│   ├── vga_wb_master.v
│   └── vga_wb_slave.v
├── eth_clockgen.v
├── eth_crc.v
├── eth_fifo.v
├── eth_maccontrol.v
├── ethmac_defines.v
├── eth_macstatus.v
├── ethmac.v
├── eth_miim.v
├── eth_outputcontrol.v
├── eth_random.v
├── eth_receivecontrol.v
├── eth_registers.v
├── eth_register.v
├── eth_rxaddrcheck.v
├── eth_rxcounters.v
├── eth_rxethmac.v
├── eth_rxstatem.v
├── eth_shiftreg.v
├── eth_spram_256x32.v
├── eth_transmitcontrol.v
├── eth_txcounters.v
├── eth_txethmac.v
├── eth_txstatem.v
├── eth_wishbone.v
├── fifo4.v
├── gpio.v
├── i2c
│   ├── i2c_master_bit_ctrl.v
│   ├── i2c_master_byte_ctrl.v
│   ├── i2c_master_defines.v
│   └── i2c_master_top.v
├── i2c_master_bit_ctrl.v
├── i2c_master_byte_ctrl.v
├── i2c_master_slave_defines.v
├── i2c_master_slave.v
├── ipcore_dir
├── iseconfig
│   ├── arbiter_bytebus.xreport
│   ├── orpsoc_top.xreport
│   └── orsoc.projectmgr
├── jtag_tap.v
├── lfsr.v
├── ml501.ucf
├── _ngo
│   └── netlist.lst
├── or1200_alu.v
├── or1200_amultp2_32x32.v
├── or1200_cfgr.v
├── or1200_cpu.v
├── or1200_ctrl.v
├── or1200_dc_fsm.v
├── or1200_dc_ram.v
├── or1200_dc_tag.v
├── or1200_dc_top.v
├── or1200_defines.v
├── or1200_dmmu_tlb.v
├── or1200_dmmu_top.v
├── or1200_dpram_256x32.v
├── or1200_dpram_32x32.v
├── or1200_dpram.v
├── or1200_du.v
├── or1200_except.v
├── or1200_fpu_addsub.v
├── or1200_fpu_arith.v
├── or1200_fpu_div.v
├── or1200_fpu_fcmp.v
├── or1200_fpu_intfloat_conv.v
├── or1200_fpu_mul.v
├── or1200_fpu_post_norm_addsub.v
├── or1200_fpu_post_norm_div.v
├── or1200_fpu_post_norm_intfloat_conv.v
├── or1200_fpu_post_norm_mul.v
├── or1200_fpu_pre_norm_addsub.v
├── or1200_fpu_pre_norm_div.v
├── or1200_fpu_pre_norm_mul.v
├── or1200_fpu.v
├── or1200_freeze.v
├── or1200_genpc.v
├── or1200_gmultp2_32x32.v
├── or1200_ic_fsm.v
├── or1200_ic_ram.v
├── or1200_ic_tag.v
├── or1200_ic_top.v
├── or1200_if.v
├── or1200_immu_tlb.v
├── or1200_immu_top.v
├── or1200_iwb_biu.v
├── or1200_lsu.v
├── or1200_mem2reg.v
├── or1200_mult_mac.v
├── or1200_operandmuxes.v
├── or1200_pic.v
├── or1200_pm.v
├── or1200_qmem_top.v
├── or1200_reg2mem.v
├── or1200_rfram_generic.v
├── or1200_rf.v
├── or1200_sb_fifo.v
├── or1200_sb.v
├── or1200_spram_1024x32_bw.v
├── or1200_spram_1024x32.v
├── or1200_spram_1024x8.v
├── or1200_spram_128x32.v
├── or1200_spram_2048x32_bw.v
├── or1200_spram_2048x32.v
├── or1200_spram_2048x8.v
├── or1200_spram_256x21.v
├── or1200_spram_32_bw.v
├── or1200_spram_32x24.v
├── or1200_spram_512x20.v
├── or1200_spram_64x14.v
├── or1200_spram_64x22.v
├── or1200_spram_64x24.v
├── or1200_spram.v
├── or1200_sprs.v
├── or1200_top.v
├── or1200_tpram_32x32.v
├── or1200_tt.v
├── or1200_wb_biu.v
├── or1200_wbmux.v
├── or1200_xcv_ram32x8d.v
├── orpmon_sizeword.bin
├── orpsoc-defines.v
├── orpsoc-params.v
├── orpsoc_spi_3.cfi
├── orpsoc_spi_3.mcs
├── orpsoc_spi_3.prm
├── orpsoc_spiboot.bgn
├── orpsoc_spiboot.bit
├── orpsoc_spiboot_bitgen.xwbt
├── orpsoc_spiboot.drc
├── orpsoc_top.bgn
├── orpsoc_top.bit
├── orpsoc_top_bitgen.xwbt
├── orpsoc_top.bld
├── orpsoc_top_clkrgnrpt.xrpt
├── orpsoc_top.cmd_log
├── orpsoc_top.drc
├── orpsoc_top_envsettings.html
├── orpsoc_top_guide.ncd
├── orpsoc_top.lso
├── orpsoc_top_map.map
├── orpsoc_top_map.mrp
├── orpsoc_top_map.ncd
├── orpsoc_top_map.ngm
├── orpsoc_top_map.xrpt
├── orpsoc_top.ncd
├── orpsoc_top.ngc
├── orpsoc_top.ngd
├── orpsoc_top_ngdbuild.xrpt
├── orpsoc_top.ngr
├── orpsoc_top.pad
├── orpsoc_top_pad.csv
├── orpsoc_top_pad.txt
├── orpsoc_top.par
├── orpsoc_top_par.xrpt
├── orpsoc_top.pcf
├── orpsoc_top.prj
├── orpsoc_top.ptwx
├── orpsoc_top.stx
├── orpsoc_top_summary.html
├── orpsoc_top_summary.xml
├── orpsoc_top.syr
├── orpsoc_top.twr
├── orpsoc_top.twx
├── orpsoc_top.unroutes
├── orpsoc_top_usage.xml
├── orpsoc_top.ut
├── orpsoc_top.v
├── orpsoc_top.xpi
├── orpsoc_top.xst
├── orpsoc_top_xst.xrpt
├── orsoc.gise
├── orsoc.xise
├── raminfr.v
├── rom.v
├── simple_spi.v
├── synthesis-defines.v
├── tap_defines.v
├── timescale.v
├── uart16550.v
├── uart_debug_if.v
├── uart_defines.v
├── uart_receiver.v
├── uart_regs.v
├── uart_rfifo.v
├── uart_sync_flops.v
├── uart_tfifo.v
├── uart_transmitter.v
├── uart_wb.v
├── usage_statistics_webtalk.html
├── webtalk.log
├── webtalk_pn.xml
├── xilinx_ddr2_if_cache.ngc
├── xilinx_ddr2_if_cache.v
├── xilinx_ddr2_if.v
├── xilinx_ddr2_params.v
├── xilinx_ddr2.v
├── xilinx_dist_ram_16x32.v
├── xilinx_jtag
│   ├── xilinx_internal_jtag_options.v
│   └── xilinx_internal_jtag.v
├── xilinx_ssram.v
├── xlnx_auto_0_xdb
│   └── cst.xbcd
├── _xmsgs
│   ├── bitgen.xmsgs
│   ├── map.xmsgs
│   ├── ngdbuild.xmsgs
│   ├── par.xmsgs
│   ├── pn_parser.xmsgs
│   ├── trce.xmsgs
│   └── xst.xmsgs
└── xst
├── dump.xst
│   └── orpsoc_top.prj
│   └── ngx
│   ├── notopt
│   └── opt
├── projnav.tmp
└── work
├── hdllib.ref
├── vlg01
│   ├── eth__macstatus.bin
│   └── uart__rfifo.bin
├── vlg04
│   ├── or1200__fpu__div.bin
│   └── vga__wb__slave.bin
├── vlg05
│   └── vga__wb__master.bin
├── vlg06
│   └── or1200__if.bin
├── vlg07
│   ├── i2c__master__bit__ctrl.bin
│   ├── vga__fifo__dc.bin
│   └── vga__pgen.bin
├── vlg08
│   └── uart__transmitter.bin
├── vlg09
│   └── dbg__crc32__d1.bin
├── vlg0E
│   ├── ddr2__phy__calib.bin
│   └── or1200__wbmux.bin
├── vlg0F
│   ├── adbg__jsp__module.bin
│   ├── adbg__or1k__module.bin
│   └── or1200__dpram.bin
├── vlg10
│   └── bytefifo.bin
├── vlg11
│   └── ddr2__phy__dm__iob.bin
├── vlg14
│   └── ddr2__ctrl.bin
├── vlg16
│   ├── ddr2__top.bin
│   └── ddr2__usr__rd.bin
├── vlg17
│   └── or1200__fpu__mul.bin
├── vlg19
│   └── or1200__fpu__pre__norm__div.bin
├── vlg1B
│   ├── eth__transmitcontrol.bin
│   └── eth__wishbone.bin
├── vlg1C
│   ├── or1200__dc__top.bin
│   ├── or1200__dmmu__top.bin
│   └── or1200__except.bin
├── vlg1D
│   └── or1200__cfgr.bin
├── vlg1E
│   └── ddr2__phy__write.bin
├── vlg1F
│   ├── arbiter__ibus.bin
│   ├── or1200__fpu__intfloat__conv__except.bin
│   ├── or1200__lsu.bin
│   └── or1200__sprs.bin
├── vlg20
│   ├── eth__rxethmac.bin
│   └── fifo4.bin
├── vlg21
│   └── or1200__dc__ram.bin
├── vlg22
│   └── eth__clockgen.bin
├── vlg24
│   ├── adbg__top.bin
│   ├── eth__crc.bin
│   └── uart__wb.bin
├── vlg25
│   └── or1200__ic__top.bin
├── vlg27
│   ├── my__vga__enh__top.bin
│   └── raminfr.bin
├── vlg28
│   └── ddr2__phy__dqs__iob.bin
├── vlg2A
│   └── or1200__ic__ram.bin
├── vlg2B
│   ├── eth__txcounters.bin
│   └── or1200__fpu__intfloat__conv.bin
├── vlg2C
│   ├── or1200__ctrl.bin
│   └── or1200__fpu__pre__norm__mul.bin
├── vlg2D
│   └── xilinx__ddr2__if.bin
├── vlg2E
│   ├── arbiter__bytebus.bin
│   ├── arbiter__dbus.bin
│   └── or1200__spram.bin
├── vlg2F
│   ├── or1200__cpu.bin
│   ├── xilinx__ddr2.bin
│   └── xilinx__ddr2__wb__if__cache__adr__reg.bin
├── vlg30
│   └── or1200__pm.bin
├── vlg33
│   └── or1200__rf.bin
├── vlg34
│   ├── eth__receivecontrol.bin
│   ├── generic__dpram.bin
│   └── or1200__sb.bin
├── vlg35
│   ├── eth__register.bin
│   └── or1200__qmem__top.bin
├── vlg36
│   ├── ddr2__mem__if__top.bin
│   ├── eth__maccontrol.bin
│   └── or1200__mem2reg.bin
├── vlg37
│   └── gpio.bin
├── vlg38
│   └── orpsoc__top.bin
├── vlg3A
│   ├── eth__outputcontrol.bin
│   └── rom.bin
├── vlg3B
│   ├── eth__rxaddrcheck.bin
│   └── or1200__fpu__fcmp.bin
├── vlg3C
│   ├── or1200__fpu__addsub.bin
│   └── xilinx__ddr2__wb__if__cache__control.bin
├── vlg3D
│   ├── adbg__wb__biu.bin
│   ├── dbg__wb.bin
│   └── ddr2__usr__wr.bin
├── vlg3F
│   ├── or1200__pic.bin
│   └── or1200__wb__biu.bin
├── vlg40
│   ├── ddr2__mig.bin
│   └── eth__miim.bin
├── vlg41
│   └── ddr2__phy__ctl__io.bin
├── vlg42
│   ├── adbg__or1k__status__reg.bin
│   └── eth__txstatem.bin
├── vlg43
│   └── vga__enh__top1.bin
├── vlg44
│   └── eth__spram__256x32.bin
├── vlg46
│   └── or1200__reg2mem.bin
├── vlg47
│   └── ddr2__usr__top.bin
├── vlg48
│   ├── eth__fifo.bin
│   ├── or1200__freeze.bin
│   └── uart__receiver.bin
├── vlg4A
│   └── or1200__operandmuxes.bin
├── vlg4B
│   └── or1200__tt.bin
├── vlg4C
│   └── or1200__fpu__post__norm__addsub.bin
├── vlg4D
│   ├── or1200__dc__tag.bin
│   ├── uart16550.bin
│   ├── vga__csm__pb.bin
│   └── vga__vtim.bin
├── vlg4E
│   ├── jtag__tap.bin
│   └── or1200__top.bin
├── vlg4F
│   └── or1200__dc__fsm.bin
├── vlg51
│   └── or1200__mult__mac.bin
├── vlg52
│   └── ethmac.bin
├── vlg53
│   ├── ddr2__idelay__ctrl.bin
│   └── generic__spram.bin
├── vlg54
│   ├── eth__shiftreg.bin
│   ├── or1200__fpu__post__norm__div.bin
│   └── uart__regs.bin
├── vlg55
│   ├── adbg__jsp__biu.bin
│   ├── adbg__or1k__biu.bin
│   └── ddr2__phy__dq__iob.bin
├── vlg56
│   └── or1200__ic__tag.bin
├── vlg57
│   ├── adbg__wb__module.bin
│   └── cfi__ctrl__engine.bin
├── vlg58
│   └── or1200__ic__fsm.bin
├── vlg59
│   └── vga__clkgen.bin
├── vlg5C
│   └── i2c__master__byte__ctrl.bin
├── vlg5D
│   ├── or1200__fpu__arith.bin
│   └── vga__fifo.bin
├── vlg5E
│   └── or1200__spram__32__bw.bin
├── vlg5F
│   └── vga__colproc.bin
├── vlg60
│   ├── clkgen.bin
│   ├── ddr2__infrastructure.bin
│   ├── or1200__genpc.bin
│   └── or1200__immu__tlb.bin
├── vlg61
│   └── eth__rxcounters.bin
├── vlg63
│   ├── i2c__master__slave.bin
│   └── uart__tfifo.bin
├── vlg66
│   ├── adbg__crc32.bin
│   └── syncflop.bin
├── vlg67
│   ├── i2c__master__top.bin
│   ├── or1200__fpu__post__norm__mul.bin
│   └── or1200__gmultp2__32x32.bin
├── vlg68
│   ├── eth__rxstatem.bin
│   └── xilinx__ddr2__if__cache.bin
├── vlg69
│   ├── eth__random.bin
│   ├── or1200__alu.bin
│   └── simple__spi.bin
├── vlg6A
│   ├── ddr2__phy__top.bin
│   └── vga__enh__top.bin
├── vlg6B
│   └── ddr2__phy__init.bin
├── vlg71
│   └── xilinx__internal__jtag.bin
├── vlg73
│   └── dbg__cpu__registers.bin
├── vlg76
│   └── ddr2__usr__addr__fifo.bin
├── vlg78
│   └── dbg__cpu.bin
├── vlg7A
│   ├── cfi__ctrl.bin
│   ├── eth__txethmac.bin
│   └── or1200__fpu.bin
├── vlg7B
│   ├── dbg__if.bin
│   ├── ddr2__phy__io.bin
│   ├── new__vga__enh__top.bin
│   ├── or1200__fpu__post__norm__intfloat__conv.bin
│   └── vga__tgen.bin
├── vlg7C
│   ├── eth__registers.bin
│   └── or1200__du.bin
├── vlg7D
│   ├── or1200__fpu__pre__norm__addsub.bin
│   ├── or1200__immu__top.bin
│   └── xilinx__dist__ram__16x32.bin
└── vlg7F
├── or1200__dmmu__tlb.bin
├── syncreg.bin
└── uart__sync__flops.bin

108 directories, 437 files