实例介绍
千兆以太网MAC 含有测试平台 GMII接口 通过FPGA验证
【实例截图】
【核心代码】
16359647578203716378.rar
└── ethernet_tri_mode
├── branches
├── tags
│ ├── arelease
│ │ └── doc
│ │ └── RGMII_DataSheet.pdf
│ ├── rel-1-0
│ │ ├── bench
│ │ │ └── verilog
│ │ │ ├── altera_mf.v
│ │ │ ├── host_sim.v
│ │ │ ├── Phy_sim.v
│ │ │ ├── reg_int_sim.v
│ │ │ ├── tb_top.v
│ │ │ └── User_int_sim.v
│ │ ├── doc
│ │ │ ├── Tri-mode_Ethernet_MAC_Specifications.pdf
│ │ │ └── Tri-mode_Ethernet_MAC_Verification_plan.pdf
│ │ ├── rtl
│ │ │ └── verilog
│ │ │ ├── Clk_ctrl.v
│ │ │ ├── eth_miim.v
│ │ │ ├── header.v
│ │ │ ├── MAC_rx
│ │ │ │ ├── Broadcast_filter.v
│ │ │ │ ├── CRC_chk.v
│ │ │ │ ├── MAC_rx_add_chk.v
│ │ │ │ ├── MAC_rx_ctrl.v
│ │ │ │ └── MAC_rx_FF.v
│ │ │ ├── MAC_rx.v
│ │ │ ├── MAC_top.v
│ │ │ ├── MAC_tx
│ │ │ │ ├── CRC_gen.v
│ │ │ │ ├── flow_ctrl.v
│ │ │ │ ├── MAC_tx_addr_add.v
│ │ │ │ ├── MAC_tx_Ctrl.v
│ │ │ │ ├── MAC_tx_FF.v
│ │ │ │ └── Ramdon_gen.v
│ │ │ ├── MAC_tx.v
│ │ │ ├── miim
│ │ │ │ ├── eth_clockgen.v
│ │ │ │ ├── eth_outputcontrol.v
│ │ │ │ ├── eth_shiftreg.v
│ │ │ │ └── timescale.v
│ │ │ ├── Phy_int.v
│ │ │ ├── reg_int.v
│ │ │ ├── RMON
│ │ │ │ ├── RMON_addr_gen.v
│ │ │ │ ├── RMON_ctrl.v
│ │ │ │ └── RMON_dpram.v
│ │ │ ├── RMON.v
│ │ │ └── TECH
│ │ │ ├── CLK_DIV2.v
│ │ │ ├── CLK_SWITCH.v
│ │ │ └── duram.v
│ │ ├── sim
│ │ │ └── rtl_sim
│ │ │ └── ncsim_sim
│ │ │ ├── bin
│ │ │ │ ├── cds.lib
│ │ │ │ ├── com.nc
│ │ │ │ ├── config.ini
│ │ │ │ ├── hdl.var
│ │ │ │ ├── ip_32W_check.dll
│ │ │ │ ├── ip_32W_check_vpi.dll
│ │ │ │ ├── ip_32W_gen.dll
│ │ │ │ ├── ip_32W_gen_vpi.dll
│ │ │ │ ├── sim.nc
│ │ │ │ ├── sim_only.nc
│ │ │ │ └── vlog.list
│ │ │ ├── data
│ │ │ │ ├── 1000Mbps_duplex.vec
│ │ │ │ ├── 100Mbps_duplex.vec
│ │ │ │ ├── 10Mbps_duplex.vec
│ │ │ │ ├── 46-50.ini
│ │ │ │ ├── batch.dat
│ │ │ │ ├── config.ini
│ │ │ │ ├── CPU.vec
│ │ │ │ ├── flow_ctrl.vec
│ │ │ │ ├── source_mac_replace.vec
│ │ │ │ └── target_mac_check.vec
│ │ │ ├── log
│ │ │ │ └── ncsim.log
│ │ │ └── script
│ │ │ ├── batch_mode.tcl
│ │ │ ├── filesel.tcl
│ │ │ ├── run_proc.tcl
│ │ │ ├── run.tcl
│ │ │ ├── set_reg_data.tcl
│ │ │ ├── set_stimulus.tcl
│ │ │ ├── start_verify.tcl
│ │ │ └── user_lib.tcl
│ │ ├── start.tcl
│ │ └── syn
│ │ ├── syn_altrea.prj
│ │ ├── syn.prj
│ │ └── syn_xilinx.prj
│ └── release-1-0
│ ├── bench
│ │ └── verilog
│ │ ├── altera_mf.v
│ │ ├── host_sim.v
│ │ ├── Phy_sim.v
│ │ ├── reg_int_sim.v
│ │ ├── tb_top.v
│ │ └── User_int_sim.v
│ ├── doc
│ │ ├── Tri-mode_Ethernet_MAC_Specifications.pdf
│ │ └── Tri-mode_Ethernet_MAC_Verification_plan.pdf
│ ├── rtl
│ │ └── verilog
│ │ ├── Clk_ctrl.v
│ │ ├── eth_miim.v
│ │ ├── header.v
│ │ ├── MAC_rx
│ │ │ ├── Broadcast_filter.v
│ │ │ ├── CRC_chk.v
│ │ │ ├── MAC_rx_add_chk.v
│ │ │ ├── MAC_rx_ctrl.v
│ │ │ └── MAC_rx_FF.v
│ │ ├── MAC_rx.v
│ │ ├── MAC_top.v
│ │ ├── MAC_tx
│ │ │ ├── CRC_gen.v
│ │ │ ├── flow_ctrl.v
│ │ │ ├── MAC_tx_addr_add.v
│ │ │ ├── MAC_tx_Ctrl.v
│ │ │ ├── MAC_tx_FF.v
│ │ │ └── Ramdon_gen.v
│ │ ├── MAC_tx.v
│ │ ├── miim
│ │ │ ├── eth_clockgen.v
│ │ │ ├── eth_outputcontrol.v
│ │ │ ├── eth_shiftreg.v
│ │ │ └── timescale.v
│ │ ├── Phy_int.v
│ │ ├── reg_int.v
│ │ ├── RMON
│ │ │ ├── RMON_addr_gen.v
│ │ │ ├── RMON_ctrl.v
│ │ │ └── RMON_dpram.v
│ │ ├── RMON.v
│ │ └── TECH
│ │ ├── afifo.v
│ │ ├── CLK_DIV2.v
│ │ ├── CLK_SWITCH.v
│ │ └── duram.v
│ ├── sim
│ │ └── rtl_sim
│ │ └── ncsim_sim
│ │ ├── bin
│ │ │ ├── cds.lib
│ │ │ ├── com.nc
│ │ │ ├── config.ini
│ │ │ ├── hdl.var
│ │ │ ├── ip_32W_check.dll
│ │ │ ├── ip_32W_check_vpi.dll
│ │ │ ├── ip_32W_gen.dll
│ │ │ ├── ip_32W_gen_vpi.dll
│ │ │ ├── sim.nc
│ │ │ ├── sim_only.nc
│ │ │ └── vlog.list
│ │ ├── data
│ │ │ ├── 1000Mbps_duplex.vec
│ │ │ ├── 100Mbps_duplex.vec
│ │ │ ├── 10Mbps_duplex.vec
│ │ │ ├── 46-50.ini
│ │ │ ├── batch.dat
│ │ │ ├── config.ini
│ │ │ ├── CPU.vec
│ │ │ ├── flow_ctrl.vec
│ │ │ ├── source_mac_replace.vec
│ │ │ └── target_mac_check.vec
│ │ ├── log
│ │ │ └── ncsim.log
│ │ └── script
│ │ ├── batch_mode.tcl
│ │ ├── filesel.tcl
│ │ ├── run_proc.tcl
│ │ ├── run.tcl
│ │ ├── set_reg_data.tcl
│ │ ├── set_stimulus.tcl
│ │ ├── start_verify.tcl
│ │ └── user_lib.tcl
│ ├── start.tcl
│ └── syn
│ └── syn.prj
├── trunk
│ ├── bench
│ │ └── verilog
│ │ ├── altera_mf.v
│ │ ├── host_sim.v
│ │ ├── Phy_sim.v
│ │ ├── reg_int_sim.v
│ │ ├── tb_top.v
│ │ └── User_int_sim.v
│ ├── doc
│ │ ├── Tri-mode_Ethernet_MAC_Specifications.pdf
│ │ └── Tri-mode_Ethernet_MAC_Verification_plan.pdf
│ ├── EDK
│ │ └── edk_user_repository.tar.gz
│ ├── rtl
│ │ └── verilog
│ │ ├── afifo.v
│ │ ├── Clk_ctrl.v
│ │ ├── eth_miim.v
│ │ ├── header.v
│ │ ├── MAC_rx
│ │ │ ├── Broadcast_filter.v
│ │ │ ├── CRC_chk.v
│ │ │ ├── MAC_rx_add_chk.v
│ │ │ ├── MAC_rx_ctrl.v
│ │ │ └── MAC_rx_FF.v
│ │ ├── MAC_rx.v
│ │ ├── MAC_top.v
│ │ ├── MAC_tx
│ │ │ ├── CRC_gen.v
│ │ │ ├── flow_ctrl.v
│ │ │ ├── MAC_tx_addr_add.v
│ │ │ ├── MAC_tx_Ctrl.v
│ │ │ ├── MAC_tx_FF.v
│ │ │ └── Ramdon_gen.v
│ │ ├── MAC_tx.v
│ │ ├── miim
│ │ │ ├── eth_clockgen.v
│ │ │ ├── eth_outputcontrol.v
│ │ │ ├── eth_shiftreg.v
│ │ │ └── timescale.v
│ │ ├── Phy_int.v
│ │ ├── reg_int.v
│ │ ├── RMON
│ │ │ ├── RMON_addr_gen.v
│ │ │ ├── RMON_ctrl.v
│ │ │ └── RMON_dpram.v
│ │ ├── RMON.v
│ │ └── TECH
│ │ ├── altera
│ │ │ ├── CLK_DIV2.v
│ │ │ ├── CLK_SWITCH.v
│ │ │ └── duram.v
│ │ ├── CLK_DIV2.v
│ │ ├── CLK_SWITCH.v
│ │ ├── duram.v
│ │ └── xilinx
│ │ ├── CLK_DIV2.v
│ │ ├── CLK_SWITCH.v
│ │ └── duram.v
│ ├── sim
│ │ └── rtl_sim
│ │ ├── modsim_sim
│ │ │ ├── bin
│ │ │ │ ├── com.mod
│ │ │ │ ├── ip_32W_check.dll
│ │ │ │ ├── ip_32W_gen.dll
│ │ │ │ ├── sim.mod
│ │ │ │ ├── sim_only.mod
│ │ │ │ └── vlog-rtl.list
│ │ │ ├── data
│ │ │ │ ├── 1000Mbps_duplex.vec
│ │ │ │ ├── 100Mbps_duplex.vec
│ │ │ │ ├── 10Mbps_duplex.vec
│ │ │ │ ├── 46-100.ini
│ │ │ │ ├── 46-46.ini
│ │ │ │ ├── 46-50.ini
│ │ │ │ ├── 46-80.ini
│ │ │ │ ├── 47-47.ini
│ │ │ │ ├── 48-48.ini
│ │ │ │ ├── batch.dat
│ │ │ │ ├── config.ini
│ │ │ │ ├── CPU.vec
│ │ │ │ ├── flow_ctrl.vec
│ │ │ │ ├── source_mac_replace.vec
│ │ │ │ └── target_mac_check.vec
│ │ │ ├── log
│ │ │ │ └── ncsim.log
│ │ │ └── script
│ │ │ ├── batch_mode.tcl
│ │ │ ├── filesel.tcl
│ │ │ ├── run_proc.tcl
│ │ │ ├── run.tcl
│ │ │ ├── set_reg_data.tcl
│ │ │ ├── set_stimulus.tcl
│ │ │ ├── start_verify.tcl
│ │ │ └── user_lib.tcl
│ │ └── ncsim_sim
│ │ ├── bin
│ │ │ ├── cds.lib
│ │ │ ├── com.nc
│ │ │ ├── config.ini
│ │ │ ├── hdl.var
│ │ │ ├── ip_32W_check.dll
│ │ │ ├── ip_32W_check_vpi.dll
│ │ │ ├── ip_32W_gen.dll
│ │ │ ├── ip_32W_gen_vpi.dll
│ │ │ ├── sim.nc
│ │ │ ├── sim_only.nc
│ │ │ └── vlog.list
│ │ ├── data
│ │ │ ├── 1000Mbps_duplex.vec
│ │ │ ├── 100Mbps_duplex.vec
│ │ │ ├── 10Mbps_duplex.vec
│ │ │ ├── 46-50.ini
│ │ │ ├── batch.dat
│ │ │ ├── config.ini
│ │ │ ├── CPU.vec
│ │ │ ├── flow_ctrl.vec
│ │ │ ├── source_mac_replace.vec
│ │ │ └── target_mac_check.vec
│ │ ├── log
│ │ │ └── ncsim.log
│ │ └── script
│ │ ├── batch_mode.tcl
│ │ ├── filesel.tcl
│ │ ├── run_proc.tcl
│ │ ├── run.tcl
│ │ ├── set_reg_data.tcl
│ │ ├── set_stimulus.tcl
│ │ ├── start_verify.tcl
│ │ └── user_lib.tcl
│ ├── start.tcl
│ └── syn
│ ├── syn_altrea.prj
│ ├── syn.prj
│ └── syn_xilinx.prj
└── web_uploads
└── ethernet_tri_mode.rel-1-0.tar.gz
71 directories, 255 files
标签:
相关软件
小贴士
感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论