fpga控制cy7c68013a做成的USB2.0

【实例简介】
描述用fpga控制cy7c68013a做成的USB2.0接口 工程经过测试没问题。
【实例截图】
【核心代码】
4744300845385632310.rar
└── fpga控制cy7c68013a做成的USB2.0
├── component
├── constraint
├── coreconsole
├── designer
│   └── impl1
│   ├── designer.log
│   ├── simulation
│   ├── usb_top.adb
│   ├── usb_top.dtf
│   │   └── verify.log
│   ├── usb_top_fp
│   │   ├── $$FlashPro_05028.L$$
│   │   ├── projectData
│   │   │   └── usb_top.pdb
│   │   ├── usb_top.log
│   │   └── usb_top.pro
│   ├── usb_top.ide_des
│   ├── usb_top.pdb
│   ├── usb_top.pdb.depends
│   └── usb_top.tcl
├── hdl
│   ├── usb_read_0103.v
│   ├── usb_top.v
│   └── usb_write_0103.v
├── phy_synthesis
├── readme.txt
├── simulation
│   ├── modelsim.ini
│   └── modelsim.ini.sav
├── smartgen
│   └── smartgen.aws
├── stimulus
├── synthesis
│   ├── backup
│   │   └── usb_top.srr
│   ├── coreip
│   ├── run_options.txt
│   ├── stdout.log
│   ├── syntmp
│   │   ├── usb_top.msg
│   │   └── usb_top.plg
│   ├── usb_top.areasrr
│   ├── usb_top.edn
│   ├── usb_top.map
│   ├── usb_top_sdc.sdc
│   ├── usb_top.sdf
│   ├── usb_top.srd
│   ├── usb_top.srm
│   ├── usb_top.srr
│   ├── usb_top.srs
│   ├── usb_top_syn.prj
│   └── usb_top.tlg
├── usb_0105.prj
└── viewdraw
├── sch
├── sym
├── vf
│   └── project.lst
├── viewdraw.ini
└── wir

24 directories, 37 files