实例介绍
简单的EDA仿真,设计一个投币式的手机充电桩的状态机设置,基于FPGA的208A芯片设计
【实例截图】
【核心代码】
4744300845156981583.rar
└── EDA-2
├── db
│ ├── add_sub_lkc.tdf
│ ├── add_sub_mkc.tdf
│ ├── alt_u_div_gve.tdf
│ ├── alt_u_div_ive.tdf
│ ├── alt_u_div_kve.tdf
│ ├── alt_u_div_mve.tdf
│ ├── EDA-2.(0).cnf.cdb
│ ├── EDA-2.(0).cnf.hdb
│ ├── EDA-2.(10).cnf.cdb
│ ├── EDA-2.(10).cnf.hdb
│ ├── EDA-2.(11).cnf.cdb
│ ├── EDA-2.(11).cnf.hdb
│ ├── EDA-2.(12).cnf.cdb
│ ├── EDA-2.(12).cnf.hdb
│ ├── EDA-2.(13).cnf.cdb
│ ├── EDA-2.(13).cnf.hdb
│ ├── EDA-2.(14).cnf.cdb
│ ├── EDA-2.(14).cnf.hdb
│ ├── EDA-2.(15).cnf.cdb
│ ├── EDA-2.(15).cnf.hdb
│ ├── EDA-2.(16).cnf.cdb
│ ├── EDA-2.(16).cnf.hdb
│ ├── EDA-2.(17).cnf.cdb
│ ├── EDA-2.(17).cnf.hdb
│ ├── EDA-2.(18).cnf.cdb
│ ├── EDA-2.(18).cnf.hdb
│ ├── EDA-2.(19).cnf.cdb
│ ├── EDA-2.(19).cnf.hdb
│ ├── EDA-2.(1).cnf.cdb
│ ├── EDA-2.(1).cnf.hdb
│ ├── EDA-2.(20).cnf.cdb
│ ├── EDA-2.(20).cnf.hdb
│ ├── EDA-2.(21).cnf.cdb
│ ├── EDA-2.(21).cnf.hdb
│ ├── EDA-2.(22).cnf.cdb
│ ├── EDA-2.(22).cnf.hdb
│ ├── EDA-2.(23).cnf.cdb
│ ├── EDA-2.(23).cnf.hdb
│ ├── EDA-2.(24).cnf.cdb
│ ├── EDA-2.(24).cnf.hdb
│ ├── EDA-2.(25).cnf.cdb
│ ├── EDA-2.(25).cnf.hdb
│ ├── EDA-2.(26).cnf.cdb
│ ├── EDA-2.(26).cnf.hdb
│ ├── EDA-2.(27).cnf.cdb
│ ├── EDA-2.(27).cnf.hdb
│ ├── EDA-2.(28).cnf.cdb
│ ├── EDA-2.(28).cnf.hdb
│ ├── EDA-2.(29).cnf.cdb
│ ├── EDA-2.(29).cnf.hdb
│ ├── EDA-2.(2).cnf.cdb
│ ├── EDA-2.(2).cnf.hdb
│ ├── EDA-2.(30).cnf.cdb
│ ├── EDA-2.(30).cnf.hdb
│ ├── EDA-2.(31).cnf.cdb
│ ├── EDA-2.(31).cnf.hdb
│ ├── EDA-2.(32).cnf.cdb
│ ├── EDA-2.(32).cnf.hdb
│ ├── EDA-2.(33).cnf.cdb
│ ├── EDA-2.(33).cnf.hdb
│ ├── EDA-2.(34).cnf.cdb
│ ├── EDA-2.(34).cnf.hdb
│ ├── EDA-2.(35).cnf.cdb
│ ├── EDA-2.(35).cnf.hdb
│ ├── EDA-2.(3).cnf.cdb
│ ├── EDA-2.(3).cnf.hdb
│ ├── EDA-2.(4).cnf.cdb
│ ├── EDA-2.(4).cnf.hdb
│ ├── EDA-2.(5).cnf.cdb
│ ├── EDA-2.(5).cnf.hdb
│ ├── EDA-2.(6).cnf.cdb
│ ├── EDA-2.(6).cnf.hdb
│ ├── EDA-2.(7).cnf.cdb
│ ├── EDA-2.(7).cnf.hdb
│ ├── EDA-2.(8).cnf.cdb
│ ├── EDA-2.(8).cnf.hdb
│ ├── EDA-2.(9).cnf.cdb
│ ├── EDA-2.(9).cnf.hdb
│ ├── EDA-2.archive.qmsg
│ ├── EDA-2.asm_labs.ddb
│ ├── EDA-2.asm.qmsg
│ ├── EDA-2.asm.rdb
│ ├── EDA-2.cbx.xml
│ ├── EDA-2.cmp0.ddb
│ ├── EDA-2.cmp1.ddb
│ ├── EDA-2.cmp2.ddb
│ ├── EDA-2.cmp.bpm
│ ├── EDA-2.cmp.cdb
│ ├── EDA-2.cmp.hdb
│ ├── EDA-2.cmp.idb
│ ├── EDA-2.cmp.kpt
│ ├── EDA-2.cmp.logdb
│ ├── EDA-2.cmp_merge.kpt
│ ├── EDA-2.cmp.rdb
│ ├── EDA-2.db_info
│ ├── EDA-2.eda.qmsg
│ ├── EDA-2.fit.qmsg
│ ├── EDA-2.hier_info
│ ├── EDA-2.hif
│ ├── EDA-2.ipinfo
│ ├── EDA-2.lpc.html
│ ├── EDA-2.lpc.rdb
│ ├── EDA-2.lpc.txt
│ ├── EDA-2.map.ammdb
│ ├── EDA-2.map_bb.cdb
│ ├── EDA-2.map_bb.hdb
│ ├── EDA-2.map_bb.logdb
│ ├── EDA-2.map.bpm
│ ├── EDA-2.map.cdb
│ ├── EDA-2.map.hdb
│ ├── EDA-2.map.kpt
│ ├── EDA-2.map.logdb
│ ├── EDA-2.map.qmsg
│ ├── EDA-2.map.rdb
│ ├── EDA-2.pplq.rdb
│ ├── EDA-2.pre_map.hdb
│ ├── EDA-2.pti_db_list.ddb
│ ├── EDA-2.root_partition.map.reg_db.cdb
│ ├── EDA-2.routing.rdb
│ ├── EDA-2.rpp.qmsg
│ ├── EDA-2.rtlv.hdb
│ ├── EDA-2.rtlv_sg.cdb
│ ├── EDA-2.rtlv_sg_swap.cdb
│ ├── EDA-2.sgate.rvd
│ ├── EDA-2.sgate_sm.rvd
│ ├── EDA-2.sgdiff.cdb
│ ├── EDA-2.sgdiff.hdb
│ ├── EDA-2.sld_design_entry_dsc.sci
│ ├── EDA-2.sld_design_entry.sci
│ ├── EDA-2.smart_action.txt
│ ├── EDA-2.smp_dump.txt
│ ├── EDA-2.sta_cmp.8_slow.tdb
│ ├── EDA-2.sta.qmsg
│ ├── EDA-2.sta.rdb
│ ├── EDA-2.syn_hier_info
│ ├── EDA-2.tis_db_list.ddb
│ ├── EDA-2.tmw_info
│ ├── EDA-2.vpr.ammdb
│ ├── logic_util_heursitic.dat
│ ├── lpm_divide_05m.tdf
│ ├── lpm_divide_0dm.tdf
│ ├── lpm_divide_15m.tdf
│ ├── lpm_divide_25m.tdf
│ ├── lpm_divide_35m.tdf
│ ├── lpm_divide_tcm.tdf
│ ├── lpm_divide_ucm.tdf
│ ├── lpm_divide_vcm.tdf
│ ├── prev_cmp_EDA-2.qmsg
│ ├── sign_div_unsign_7kh.tdf
│ ├── sign_div_unsign_8kh.tdf
│ ├── sign_div_unsign_9kh.tdf
│ └── sign_div_unsign_akh.tdf
├── dc_testbench.v
├── dc_testbench.v.bak
├── Decoder.bsf
├── Decoder.v
├── Decoder.v.bak
├── di1s_testbench.v
├── di1s_testbench.v.bak
├── di20ms_testbench.v
├── di20ms_testbench.v.bak
├── divide_1s.bsf
├── divide_1s.v
├── divide_1s.v.bak
├── divide_20ms.bsf
├── divide_20ms.v
├── divide_20ms.v.bak
├── EDA-2.bdf
├── EDA-2_nativelink_simulation.rpt
├── EDA-2.qar
├── EDA-2.qarlog
├── EDA-2.qpf
├── EDA-2.qsf
├── EDA-2.qws
├── incremental_db
│ ├── compiled_partitions
│ │ ├── EDA-2.db_info
│ │ ├── EDA-2.root_partition.cmp.ammdb
│ │ ├── EDA-2.root_partition.cmp.cdb
│ │ ├── EDA-2.root_partition.cmp.dfp
│ │ ├── EDA-2.root_partition.cmp.hdb
│ │ ├── EDA-2.root_partition.cmp.kpt
│ │ ├── EDA-2.root_partition.cmp.logdb
│ │ ├── EDA-2.root_partition.cmp.rcfdb
│ │ ├── EDA-2.root_partition.map.cdb
│ │ ├── EDA-2.root_partition.map.dpi
│ │ ├── EDA-2.root_partition.map.hbdb.cdb
│ │ ├── EDA-2.root_partition.map.hbdb.hb_info
│ │ ├── EDA-2.root_partition.map.hbdb.hdb
│ │ ├── EDA-2.root_partition.map.hbdb.sig
│ │ ├── EDA-2.root_partition.map.hdb
│ │ └── EDA-2.root_partition.map.kpt
│ └── README
├── keyboard_scan.bsf
├── keyboard_scan.v
├── keyboard_scan.v.bak
├── ks_testbench.v
├── ks_testbench.v.bak
├── mc_testbench.v
├── mc_testbench.v.bak
├── mobile_charger.bsf
├── mobile_charger.v
├── mobile_charger.v.bak
├── output_files
│ ├── EDA-2.archive.rpt
│ ├── EDA-2.asm.rpt
│ ├── EDA-2.cdf
│ ├── EDA-2.done
│ ├── EDA-2.eda.rpt
│ ├── EDA-2.fit.rpt
│ ├── EDA-2.fit.smsg
│ ├── EDA-2.fit.summary
│ ├── EDA-2.flow.rpt
│ ├── EDA-2.jdi
│ ├── EDA-2.map.rpt
│ ├── EDA-2.map.smsg
│ ├── EDA-2.map.summary
│ ├── EDA-2.pin
│ ├── EDA-2.pof
│ ├── EDA-2.sof
│ ├── EDA-2.sta.rpt
│ └── EDA-2.sta.summary
└── simulation
└── modelsim
├── divide_1s.vt
├── divide_1s.vt.bak
├── EDA-2_fast.vho
├── EDA-2_fast.vo
├── EDA-2_modelsim.xrf
├── EDA-2_run_msim_gate_verilog.do
├── EDA-2_run_msim_gate_verilog.do.bak
├── EDA-2_run_msim_gate_verilog.do.bak1
├── EDA-2_run_msim_gate_verilog.do.bak10
├── EDA-2_run_msim_gate_verilog.do.bak11
├── EDA-2_run_msim_gate_verilog.do.bak2
├── EDA-2_run_msim_gate_verilog.do.bak3
├── EDA-2_run_msim_gate_verilog.do.bak4
├── EDA-2_run_msim_gate_verilog.do.bak5
├── EDA-2_run_msim_gate_verilog.do.bak6
├── EDA-2_run_msim_gate_verilog.do.bak7
├── EDA-2_run_msim_gate_verilog.do.bak8
├── EDA-2_run_msim_gate_verilog.do.bak9
├── EDA-2_run_msim_gate_vhdl.do
├── EDA-2_run_msim_gate_vhdl.do.bak
├── EDA-2_run_msim_gate_vhdl.do.bak1
├── EDA-2_run_msim_gate_vhdl.do.bak2
├── EDA-2_run_msim_gate_vhdl.do.bak3
├── EDA-2.sft
├── EDA-2_v_fast.sdo
├── EDA-2_vhd_fast.sdo
├── EDA-2_vhd.sdo
├── EDA-2_vhd.sdo_typ.csd
├── EDA-2.vho
├── EDA-2.vo
├── EDA-2_v.sdo
├── EDA-2_v.sdo_typ.csd
├── gate_work
│ ├── _info
│ ├── mc_testbench
│ │ ├── _primary.dat
│ │ ├── _primary.dbs
│ │ ├── _primary.vhd
│ │ ├── verilog.prw
│ │ └── verilog.psm
│ ├── mobile_charger
│ │ ├── _primary.dat
│ │ ├── _primary.dbs
│ │ ├── _primary.vhd
│ │ ├── verilog.prw
│ │ └── verilog.psm
│ ├── _temp
│ └── _vmake
├── modelsim.ini
├── msim_transcript
└── vsim.wlf
11 directories, 266 files
标签:
小贴士
感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论