Verilog时序篇(源程序+学习文档).zip

【实例简介】
“时序”最容易联想到就是“时序图”，亦即模块的输出。换句话说“时序”是模块执 行过程的显性记录。一般在仿真上，模块的时序图都是在理想状态下（没有任何物理上 的问题）产生的。时序图里边包含了模块最清洁的执行记录。这些信息对于“细化”模 块来说有很大的帮助。然而影响着这些时序就是Verilog HDL 语言本身。 很多时候，虽然低级建模（建模技巧）已经可以帮助我们完成许多模块设计上的要求， 但是低级建模始终是属于“建模”的层次，亦即“塑造”模块一个大概的形状，而且是 粗糙的东西而已。这粗糙的东西，效果能不能发完全发挥? 我们需要经过“细化”它才 知道结果。 要完成“细化”的过程一点也不可以马虎。早期的建模必须留下可以“细化”的种子。 此外我们还要往模块更深入去了解它，去分析它，如果有模块有问题就调试它。这全部 的工作要求，更进一步挑战我们对Verilog HDL 语言的认识和掌握的程度。有关这一点， 再也不是：了解Verilog HDL 语言相关的语法如何使用？如何使用Verilog HDL 语言建 立一个模块？等这些Verilog HDL 语言“外观的单纯工作”，而是“深入分析”模块执 行时的“内部细节”。关于模块一切的一切过程，我们只能在“时序图”上了解而已。 这就是这本笔记命名的初衷。
【实例截图】
【核心代码】
4744300845408021469.zip
└── Verilog时序篇(源程序)
├── Experiment
│   ├── Experiment01
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── multiplier_module.(0).cnf.cdb
│   │   │   ├── multiplier_module.(0).cnf.hdb
│   │   │   ├── multiplier_module.amm.cdb
│   │   │   ├── multiplier_module.asm_labs.ddb
│   │   │   ├── multiplier_module.asm.qmsg
│   │   │   ├── multiplier_module.asm.rdb
│   │   │   ├── multiplier_module.cbx.xml
│   │   │   ├── multiplier_module.cmp0.ddb
│   │   │   ├── multiplier_module.cmp1.ddb
│   │   │   ├── multiplier_module.cmp2.ddb
│   │   │   ├── multiplier_module.cmp.bpm
│   │   │   ├── multiplier_module.cmp.cdb
│   │   │   ├── multiplier_module.cmp.hdb
│   │   │   ├── multiplier_module.cmp.kpt
│   │   │   ├── multiplier_module.cmp.logdb
│   │   │   ├── multiplier_module.cmp_merge.kpt
│   │   │   ├── multiplier_module.cmp.rdb
│   │   │   ├── multiplier_module.db_info
│   │   │   ├── multiplier_module.eda.qmsg
│   │   │   ├── multiplier_module.fit.qmsg
│   │   │   ├── multiplier_module.hier_info
│   │   │   ├── multiplier_module.hif
│   │   │   ├── multiplier_module.idb.cdb
│   │   │   ├── multiplier_module.lpc.html
│   │   │   ├── multiplier_module.lpc.rdb
│   │   │   ├── multiplier_module.lpc.txt
│   │   │   ├── multiplier_module.map_bb.cdb
│   │   │   ├── multiplier_module.map_bb.hdb
│   │   │   ├── multiplier_module.map_bb.logdb
│   │   │   ├── multiplier_module.map.bpm
│   │   │   ├── multiplier_module.map.cdb
│   │   │   ├── multiplier_module.map.hdb
│   │   │   ├── multiplier_module.map.kpt
│   │   │   ├── multiplier_module.map.logdb
│   │   │   ├── multiplier_module.map.qmsg
│   │   │   ├── multiplier_module.pre_map.cdb
│   │   │   ├── multiplier_module.pre_map.hdb
│   │   │   ├── multiplier_module.rtlv.hdb
│   │   │   ├── multiplier_module.rtlv_sg.cdb
│   │   │   ├── multiplier_module.rtlv_sg_swap.cdb
│   │   │   ├── multiplier_module.sgdiff.cdb
│   │   │   ├── multiplier_module.sgdiff.hdb
│   │   │   ├── multiplier_module.sld_design_entry_dsc.sci
│   │   │   ├── multiplier_module.sld_design_entry.sci
│   │   │   ├── multiplier_module.smart_action.txt
│   │   │   ├── multiplier_module.sta_cmp.8_slow.tdb
│   │   │   ├── multiplier_module.sta.qmsg
│   │   │   ├── multiplier_module.sta.rdb
│   │   │   ├── multiplier_module.syn_hier_info
│   │   │   ├── multiplier_module.tis_db_list.ddb
│   │   │   └── prev_cmp_multiplier_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── multiplier_module.db_info
│   │   │   │   ├── multiplier_module.root_partition.cmp.cbp
│   │   │   │   ├── multiplier_module.root_partition.cmp.cdb
│   │   │   │   ├── multiplier_module.root_partition.cmp.dfp
│   │   │   │   ├── multiplier_module.root_partition.cmp.hdb
│   │   │   │   ├── multiplier_module.root_partition.cmp.kpt
│   │   │   │   ├── multiplier_module.root_partition.cmp.logdb
│   │   │   │   ├── multiplier_module.root_partition.cmp.rcfdb
│   │   │   │   ├── multiplier_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── multiplier_module.root_partition.map.cdb
│   │   │   │   ├── multiplier_module.root_partition.map.dpi
│   │   │   │   ├── multiplier_module.root_partition.map.hdb
│   │   │   │   └── multiplier_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── multiplier_module.asm.rpt
│   │   ├── multiplier_module_assignment_defaults.qdf
│   │   ├── multiplier_module.done
│   │   ├── multiplier_module.eda.rpt
│   │   ├── multiplier_module.fit.rpt
│   │   ├── multiplier_module.fit.summary
│   │   ├── multiplier_module.flow.rpt
│   │   ├── multiplier_module.map.rpt
│   │   ├── multiplier_module.map.summary
│   │   ├── multiplier_module_nativelink_simulation.rpt
│   │   ├── multiplier_module.pin
│   │   ├── multiplier_module.pof
│   │   ├── multiplier_module.qpf
│   │   ├── multiplier_module.qsf
│   │   ├── multiplier_module.sof
│   │   ├── multiplier_module.sta.rpt
│   │   ├── multiplier_module.sta.summary
│   │   ├── multiplier_module.tan.rpt
│   │   ├── multiplier_module.tan.summary
│   │   ├── multiplier_module.v
│   │   ├── multiplier_module.v.bak
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── multiplier_module_fast.vo
│   │   │   ├── multiplier_module_modelsim.xrf
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── multiplier_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── multiplier_module.sft
│   │   │   ├── multiplier_module_v_fast.sdo
│   │   │   ├── multiplier_module_vhd.sdo
│   │   │   ├── multiplier_module.vho
│   │   │   ├── multiplier_module.vht
│   │   │   ├── multiplier_module.vo
│   │   │   ├── multiplier_module_v.sdo
│   │   │   ├── multiplier_module.vt
│   │   │   ├── multiplier_module.vt.bak
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── multiplier_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── multiplier_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   ├── tcl_stacktrace.txt
│   │   └── transcript
│   ├── Experiment02
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── multiplier_module_2.(0).cnf.cdb
│   │   │   ├── multiplier_module_2.(0).cnf.hdb
│   │   │   ├── multiplier_module_2.amm.cdb
│   │   │   ├── multiplier_module_2.asm_labs.ddb
│   │   │   ├── multiplier_module_2.asm.qmsg
│   │   │   ├── multiplier_module_2.asm.rdb
│   │   │   ├── multiplier_module_2.cbx.xml
│   │   │   ├── multiplier_module_2.cmp0.ddb
│   │   │   ├── multiplier_module_2.cmp2.ddb
│   │   │   ├── multiplier_module_2.cmp.bpm
│   │   │   ├── multiplier_module_2.cmp.cbp
│   │   │   ├── multiplier_module_2.cmp.cdb
│   │   │   ├── multiplier_module_2.cmp.hdb
│   │   │   ├── multiplier_module_2.cmp.kpt
│   │   │   ├── multiplier_module_2.cmp.logdb
│   │   │   ├── multiplier_module_2.cmp_merge.kpt
│   │   │   ├── multiplier_module_2.cmp.rdb
│   │   │   ├── multiplier_module_2.cmp.tdb
│   │   │   ├── multiplier_module_2.db_info
│   │   │   ├── multiplier_module_2.eda.qmsg
│   │   │   ├── multiplier_module_2.fit.qmsg
│   │   │   ├── multiplier_module_2.hier_info
│   │   │   ├── multiplier_module_2.hif
│   │   │   ├── multiplier_module_2.idb.cdb
│   │   │   ├── multiplier_module_2.lpc.html
│   │   │   ├── multiplier_module_2.lpc.rdb
│   │   │   ├── multiplier_module_2.lpc.txt
│   │   │   ├── multiplier_module_2.map_bb.cdb
│   │   │   ├── multiplier_module_2.map_bb.hdb
│   │   │   ├── multiplier_module_2.map_bb.logdb
│   │   │   ├── multiplier_module_2.map.bpm
│   │   │   ├── multiplier_module_2.map.cbp
│   │   │   ├── multiplier_module_2.map.cdb
│   │   │   ├── multiplier_module_2.map.hdb
│   │   │   ├── multiplier_module_2.map.kpt
│   │   │   ├── multiplier_module_2.map.logdb
│   │   │   ├── multiplier_module_2.map.qmsg
│   │   │   ├── multiplier_module_2.pre_map.cdb
│   │   │   ├── multiplier_module_2.pre_map.hdb
│   │   │   ├── multiplier_module_2.rtlv.hdb
│   │   │   ├── multiplier_module_2.rtlv_sg.cdb
│   │   │   ├── multiplier_module_2.rtlv_sg_swap.cdb
│   │   │   ├── multiplier_module_2.sgdiff.cdb
│   │   │   ├── multiplier_module_2.sgdiff.hdb
│   │   │   ├── multiplier_module_2.sld_design_entry_dsc.sci
│   │   │   ├── multiplier_module_2.sld_design_entry.sci
│   │   │   ├── multiplier_module_2.smart_action.txt
│   │   │   ├── multiplier_module_2.syn_hier_info
│   │   │   ├── multiplier_module_2.tan.qmsg
│   │   │   ├── multiplier_module_2.tis_db_list.ddb
│   │   │   ├── multiplier_module_2.tmw_info
│   │   │   └── prev_cmp_multiplier_module_2.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── multiplier_module_2.db_info
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.cdb
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.dfp
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.hdb
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.kpt
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.logdb
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.rcfdb
│   │   │   │   ├── multiplier_module_2.root_partition.cmp.re.rcfdb
│   │   │   │   ├── multiplier_module_2.root_partition.map.cdb
│   │   │   │   ├── multiplier_module_2.root_partition.map.dpi
│   │   │   │   ├── multiplier_module_2.root_partition.map.hdb
│   │   │   │   └── multiplier_module_2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── multiplier_module_2.asm.rpt
│   │   ├── multiplier_module_2.done
│   │   ├── multiplier_module_2.eda.rpt
│   │   ├── multiplier_module_2.fit.rpt
│   │   ├── multiplier_module_2.fit.summary
│   │   ├── multiplier_module_2.flow.rpt
│   │   ├── multiplier_module_2.map.rpt
│   │   ├── multiplier_module_2.map.summary
│   │   ├── multiplier_module_2_nativelink_simulation.rpt
│   │   ├── multiplier_module_2.pin
│   │   ├── multiplier_module_2.pof
│   │   ├── multiplier_module_2.qpf
│   │   ├── multiplier_module_2.qsf
│   │   ├── multiplier_module_2.sof
│   │   ├── multiplier_module_2.tan.rpt
│   │   ├── multiplier_module_2.tan.summary
│   │   ├── multiplier_module_2.v
│   │   ├── multiplier_module_2.v.bak
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── multiplier_module_2_modelsim.xrf
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak1
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak2
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak3
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak4
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak5
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak6
│   │   │   ├── multiplier_module_2_run_msim_rtl_verilog.do.bak7
│   │   │   ├── multiplier_module_2.sft
│   │   │   ├── multiplier_module_2.vo
│   │   │   ├── multiplier_module_2_v.sdo
│   │   │   ├── multiplier_module_2.vt
│   │   │   ├── multiplier_module_2.vt.bak
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── multiplier_module_2
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── multiplier_module_2_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment03
│   │   ├── booth_multiplie_module.v
│   │   ├── booth_multiplie_module.v.bak
│   │   ├── booth_multiplier_module.asm.rpt
│   │   ├── booth_multiplier_module_assignment_defaults.qdf
│   │   ├── booth_multiplier_module.done
│   │   ├── booth_multiplier_module.eda.rpt
│   │   ├── booth_multiplier_module.fit.rpt
│   │   ├── booth_multiplier_module.fit.smsg
│   │   ├── booth_multiplier_module.fit.summary
│   │   ├── booth_multiplier_module.flow.rpt
│   │   ├── booth_multiplier_module.map.rpt
│   │   ├── booth_multiplier_module.map.summary
│   │   ├── booth_multiplier_module_nativelink_simulation.rpt
│   │   ├── booth_multiplier_module.pin
│   │   ├── booth_multiplier_module.pof
│   │   ├── booth_multiplier_module.qpf
│   │   ├── booth_multiplier_module.qsf
│   │   ├── booth_multiplier_module.sof
│   │   ├── booth_multiplier_module.sta.rpt
│   │   ├── booth_multiplier_module.sta.summary
│   │   ├── booth_multiplier_module.tan.rpt
│   │   ├── booth_multiplier_module.tan.summary
│   │   ├── booth_multiplier_module.vt
│   │   ├── db
│   │   │   ├── booth_multiplier_module.(0).cnf.cdb
│   │   │   ├── booth_multiplier_module.(0).cnf.hdb
│   │   │   ├── booth_multiplier_module.asm_labs.ddb
│   │   │   ├── booth_multiplier_module.asm.qmsg
│   │   │   ├── booth_multiplier_module.asm.rdb
│   │   │   ├── booth_multiplier_module.cbx.xml
│   │   │   ├── booth_multiplier_module.cmp0.ddb
│   │   │   ├── booth_multiplier_module.cmp.bpm
│   │   │   ├── booth_multiplier_module.cmp.cdb
│   │   │   ├── booth_multiplier_module.cmp.ecobp
│   │   │   ├── booth_multiplier_module.cmp.hdb
│   │   │   ├── booth_multiplier_module.cmp.kpt
│   │   │   ├── booth_multiplier_module.cmp.logdb
│   │   │   ├── booth_multiplier_module.cmp_merge.kpt
│   │   │   ├── booth_multiplier_module.cmp.rdb
│   │   │   ├── booth_multiplier_module.cmp.tdb
│   │   │   ├── booth_multiplier_module.db_info
│   │   │   ├── booth_multiplier_module.eco.cdb
│   │   │   ├── booth_multiplier_module.eda.qmsg
│   │   │   ├── booth_multiplier_module.fit.qmsg
│   │   │   ├── booth_multiplier_module.hier_info
│   │   │   ├── booth_multiplier_module.hif
│   │   │   ├── booth_multiplier_module.lpc.html
│   │   │   ├── booth_multiplier_module.lpc.rdb
│   │   │   ├── booth_multiplier_module.lpc.txt
│   │   │   ├── booth_multiplier_module.map_bb.cdb
│   │   │   ├── booth_multiplier_module.map_bb.hdb
│   │   │   ├── booth_multiplier_module.map_bb.logdb
│   │   │   ├── booth_multiplier_module.map.bpm
│   │   │   ├── booth_multiplier_module.map.cdb
│   │   │   ├── booth_multiplier_module.map.ecobp
│   │   │   ├── booth_multiplier_module.map.hdb
│   │   │   ├── booth_multiplier_module.map.kpt
│   │   │   ├── booth_multiplier_module.map.logdb
│   │   │   ├── booth_multiplier_module.map.qmsg
│   │   │   ├── booth_multiplier_module.pre_map.cdb
│   │   │   ├── booth_multiplier_module.pre_map.hdb
│   │   │   ├── booth_multiplier_module.rtlv.hdb
│   │   │   ├── booth_multiplier_module.rtlv_sg.cdb
│   │   │   ├── booth_multiplier_module.rtlv_sg_swap.cdb
│   │   │   ├── booth_multiplier_module.sgdiff.cdb
│   │   │   ├── booth_multiplier_module.sgdiff.hdb
│   │   │   ├── booth_multiplier_module.sld_design_entry_dsc.sci
│   │   │   ├── booth_multiplier_module.sld_design_entry.sci
│   │   │   ├── booth_multiplier_module.smart_action.txt
│   │   │   ├── booth_multiplier_module.syn_hier_info
│   │   │   ├── booth_multiplier_module.tan.qmsg
│   │   │   ├── booth_multiplier_module.tis_db_list.ddb
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_booth_multiplier_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.cdb
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.dfp
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.hdb
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.kpt
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.logdb
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.rcfdb
│   │   │   │   ├── booth_multiplier_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── booth_multiplier_module.root_partition.map.cdb
│   │   │   │   ├── booth_multiplier_module.root_partition.map.dpi
│   │   │   │   ├── booth_multiplier_module.root_partition.map.hdb
│   │   │   │   └── booth_multiplier_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── booth_multiplier_module_fast.vo
│   │   │   ├── booth_multiplier_module_modelsim.xrf
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── booth_multiplier_module_run_msim_rtl_verilog.do.bak8
│   │   │   ├── booth_multiplier_module.sft
│   │   │   ├── booth_multiplier_module_v_fast.sdo
│   │   │   ├── booth_multiplier_module.vo
│   │   │   ├── booth_multiplier_module_v.sdo
│   │   │   ├── booth_multiplier_module.vt
│   │   │   ├── booth_multiplier_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── booth_multiplier_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── booth_multiplier_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment04
│   │   ├── booth_multiplie_module_2.v
│   │   ├── booth_multiplie_module_2.v.bak
│   │   ├── booth_multiplier_module_2.asm.rpt
│   │   ├── booth_multiplier_module_2_assignment_defaults.qdf
│   │   ├── booth_multiplier_module_2.done
│   │   ├── booth_multiplier_module_2.eda.rpt
│   │   ├── booth_multiplier_module_2.fit.rpt
│   │   ├── booth_multiplier_module_2.fit.summary
│   │   ├── booth_multiplier_module_2.flow.rpt
│   │   ├── booth_multiplier_module_2.map.rpt
│   │   ├── booth_multiplier_module_2.map.summary
│   │   ├── booth_multiplier_module_2_nativelink_simulation.rpt
│   │   ├── booth_multiplier_module_2.pin
│   │   ├── booth_multiplier_module_2.pof
│   │   ├── booth_multiplier_module_2.qpf
│   │   ├── booth_multiplier_module_2.qsf
│   │   ├── booth_multiplier_module_2.sof
│   │   ├── booth_multiplier_module_2.sta.rpt
│   │   ├── booth_multiplier_module_2.sta.summary
│   │   ├── booth_multiplier_module_2.tan.rpt
│   │   ├── booth_multiplier_module_2.tan.summary
│   │   ├── db
│   │   │   ├── booth_multiplier_module_2.(0).cnf.cdb
│   │   │   ├── booth_multiplier_module_2.(0).cnf.hdb
│   │   │   ├── booth_multiplier_module_2.amm.cdb
│   │   │   ├── booth_multiplier_module_2.asm_labs.ddb
│   │   │   ├── booth_multiplier_module_2.asm.qmsg
│   │   │   ├── booth_multiplier_module_2.asm.rdb
│   │   │   ├── booth_multiplier_module_2.cbx.xml
│   │   │   ├── booth_multiplier_module_2.cmp0.ddb
│   │   │   ├── booth_multiplier_module_2.cmp1.ddb
│   │   │   ├── booth_multiplier_module_2.cmp.bpm
│   │   │   ├── booth_multiplier_module_2.cmp.cdb
│   │   │   ├── booth_multiplier_module_2.cmp.hdb
│   │   │   ├── booth_multiplier_module_2.cmp.kpt
│   │   │   ├── booth_multiplier_module_2.cmp.logdb
│   │   │   ├── booth_multiplier_module_2.cmp_merge.kpt
│   │   │   ├── booth_multiplier_module_2.cmp.rdb
│   │   │   ├── booth_multiplier_module_2.db_info
│   │   │   ├── booth_multiplier_module_2.eda.qmsg
│   │   │   ├── booth_multiplier_module_2.fit.qmsg
│   │   │   ├── booth_multiplier_module_2.hier_info
│   │   │   ├── booth_multiplier_module_2.hif
│   │   │   ├── booth_multiplier_module_2.idb.cdb
│   │   │   ├── booth_multiplier_module_2.lpc.html
│   │   │   ├── booth_multiplier_module_2.lpc.rdb
│   │   │   ├── booth_multiplier_module_2.lpc.txt
│   │   │   ├── booth_multiplier_module_2.map_bb.cdb
│   │   │   ├── booth_multiplier_module_2.map_bb.hdb
│   │   │   ├── booth_multiplier_module_2.map_bb.logdb
│   │   │   ├── booth_multiplier_module_2.map.bpm
│   │   │   ├── booth_multiplier_module_2.map.cdb
│   │   │   ├── booth_multiplier_module_2.map.hdb
│   │   │   ├── booth_multiplier_module_2.map.kpt
│   │   │   ├── booth_multiplier_module_2.map.logdb
│   │   │   ├── booth_multiplier_module_2.map.qmsg
│   │   │   ├── booth_multiplier_module_2.pre_map.cdb
│   │   │   ├── booth_multiplier_module_2.pre_map.hdb
│   │   │   ├── booth_multiplier_module_2.rtlv.hdb
│   │   │   ├── booth_multiplier_module_2.rtlv_sg.cdb
│   │   │   ├── booth_multiplier_module_2.rtlv_sg_swap.cdb
│   │   │   ├── booth_multiplier_module_2.sgdiff.cdb
│   │   │   ├── booth_multiplier_module_2.sgdiff.hdb
│   │   │   ├── booth_multiplier_module_2.sld_design_entry_dsc.sci
│   │   │   ├── booth_multiplier_module_2.sld_design_entry.sci
│   │   │   ├── booth_multiplier_module_2.smart_action.txt
│   │   │   ├── booth_multiplier_module_2.sta_cmp.6_slow.tdb
│   │   │   ├── booth_multiplier_module_2.sta.qmsg
│   │   │   ├── booth_multiplier_module_2.sta.rdb
│   │   │   ├── booth_multiplier_module_2.syn_hier_info
│   │   │   ├── booth_multiplier_module_2.tis_db_list.ddb
│   │   │   ├── booth_multiplier_module_2.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_booth_multiplier_module_2.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── booth_multiplier_module_2.db_info
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.cbp
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.cdb
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.dfp
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.hdb
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.kpt
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.logdb
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.rcfdb
│   │   │   │   ├── booth_multiplier_module_2.root_partition.cmp.re.rcfdb
│   │   │   │   ├── booth_multiplier_module_2.root_partition.map.cdb
│   │   │   │   ├── booth_multiplier_module_2.root_partition.map.dpi
│   │   │   │   ├── booth_multiplier_module_2.root_partition.map.hdb
│   │   │   │   └── booth_multiplier_module_2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── booth_multiplier_module_2_fast.vo
│   │   │   ├── booth_multiplier_module_2_modelsim.xrf
│   │   │   ├── booth_multiplier_module_2_run_msim_rtl_verilog.do
│   │   │   ├── booth_multiplier_module_2.sft
│   │   │   ├── booth_multiplier_module_2_v_fast.sdo
│   │   │   ├── booth_multiplier_module_2.vo
│   │   │   ├── booth_multiplier_module_2_v.sdo
│   │   │   ├── booth_multiplier_module_2.vt
│   │   │   ├── booth_multiplier_module_2.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── booth_multiplier_module_2
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── booth_multiplier_module_2_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment05
│   │   ├── db
│   │   │   ├── altsyncram_hk81.tdf
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── lut_multiplier_module.db_info
│   │   │   └── prev_cmp_lut_multiplier_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── lut_multiplier_module.db_info
│   │   │   │   ├── lut_multiplier_module.root_partition.cmp.dfp
│   │   │   │   ├── lut_multiplier_module.root_partition.cmp.kpt
│   │   │   │   ├── lut_multiplier_module.root_partition.cmp.logdb
│   │   │   │   ├── lut_multiplier_module.root_partition.map.dpi
│   │   │   │   └── lut_multiplier_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── lut_module
│   │   │   ├── lut_module.v
│   │   │   └── lut_module.v.bak
│   │   ├── lut_multiplier_module.asm.rpt
│   │   ├── lut_multiplier_module_assignment_defaults.qdf
│   │   ├── lut_multiplier_module.done
│   │   ├── lut_multiplier_module.eda.rpt
│   │   ├── lut_multiplier_module.fit.rpt
│   │   ├── lut_multiplier_module.fit.summary
│   │   ├── lut_multiplier_module.flow.rpt
│   │   ├── lut_multiplier_module.map.rpt
│   │   ├── lut_multiplier_module.map.summary
│   │   ├── lut_multiplier_module_nativelink_simulation.rpt
│   │   ├── lut_multiplier_module.pin
│   │   ├── lut_multiplier_module.pof
│   │   ├── lut_multiplier_module.qpf
│   │   ├── lut_multiplier_module.qsf
│   │   ├── lut_multiplier_module.sof
│   │   ├── lut_multiplier_module.tan.rpt
│   │   ├── lut_multiplier_module.tan.summary
│   │   ├── lut_multiplier_module.v
│   │   ├── lut_multiplier_module.v.bak
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── lut_multiplier_module_modelsim.xrf
│   │   │   ├── lut_multiplier_module.rom0_lut_module_fd884332.hdl.mif
│   │   │   ├── lut_multiplier_module_run_msim_rtl_verilog.do
│   │   │   ├── lut_multiplier_module.sft
│   │   │   ├── lut_multiplier_module.vo
│   │   │   ├── lut_multiplier_module_v.sdo
│   │   │   ├── lut_multiplier_module.vt
│   │   │   ├── lut_multiplier_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── lut_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── lut_multiplier_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── lut_multiplier_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment06
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── modified_booth_multiplier_module.db_info
│   │   │   └── prev_cmp_modified_booth_multiplier_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── modified_booth_multiplier_module.db_info
│   │   │   │   ├── modified_booth_multiplier_module.root_partition.cmp.dfp
│   │   │   │   ├── modified_booth_multiplier_module.root_partition.cmp.kpt
│   │   │   │   ├── modified_booth_multiplier_module.root_partition.cmp.logdb
│   │   │   │   ├── modified_booth_multiplier_module.root_partition.map.dpi
│   │   │   │   └── modified_booth_multiplier_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── modified_booth_multiplier_module.asm.rpt
│   │   ├── modified_booth_multiplier_module_assignment_defaults.qdf
│   │   ├── modified_booth_multiplier_module.done
│   │   ├── modified_booth_multiplier_module.eda.rpt
│   │   ├── modified_booth_multiplier_module.fit.rpt
│   │   ├── modified_booth_multiplier_module.fit.summary
│   │   ├── modified_booth_multiplier_module.flow.rpt
│   │   ├── modified_booth_multiplier_module.map.rpt
│   │   ├── modified_booth_multiplier_module.map.smsg
│   │   ├── modified_booth_multiplier_module.map.summary
│   │   ├── modified_booth_multiplier_module_nativelink_simulation.rpt
│   │   ├── modified_booth_multiplier_module.pin
│   │   ├── modified_booth_multiplier_module.pof
│   │   ├── modified_booth_multiplier_module.qpf
│   │   ├── modified_booth_multiplier_module.qsf
│   │   ├── modified_booth_multiplier_module.sof
│   │   ├── modified_booth_multiplier_module.tan.rpt
│   │   ├── modified_booth_multiplier_module.tan.summary
│   │   ├── modified_booth_multiplier_module.v
│   │   ├── modified_booth_multiplier_module.v.bak
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── modified_booth_multiplier_module_modelsim.xrf
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── modified_booth_multiplier_module_run_msim_rtl_verilog.do.bak8
│   │   │   ├── modified_booth_multiplier_module.sft
│   │   │   ├── modified_booth_multiplier_module.vo
│   │   │   ├── modified_booth_multiplier_module_v.sdo
│   │   │   ├── modified_booth_multiplier_module.vt
│   │   │   ├── modified_booth_multiplier_module.vt.bak
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── modified_booth_multiplier_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── modified_booth_multiplier_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   ├── tcl_stacktrace.txt
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment07
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── modified_booth_multiplier_module_2.db_info
│   │   │   └── prev_cmp_modified_booth_multiplier_module_2.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── modified_booth_multiplier_module_2.db_info
│   │   │   │   ├── modified_booth_multiplier_module_2.root_partition.cmp.dfp
│   │   │   │   ├── modified_booth_multiplier_module_2.root_partition.cmp.kpt
│   │   │   │   ├── modified_booth_multiplier_module_2.root_partition.cmp.logdb
│   │   │   │   ├── modified_booth_multiplier_module_2.root_partition.map.dpi
│   │   │   │   └── modified_booth_multiplier_module_2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── modified_booth_multiplier_module_2.asm.rpt
│   │   ├── modified_booth_multiplier_module_2_assignment_defaults.qdf
│   │   ├── modified_booth_multiplier_module_2.done
│   │   ├── modified_booth_multiplier_module_2.eda.rpt
│   │   ├── modified_booth_multiplier_module_2.fit.rpt
│   │   ├── modified_booth_multiplier_module_2.fit.summary
│   │   ├── modified_booth_multiplier_module_2.flow.rpt
│   │   ├── modified_booth_multiplier_module_2.map.rpt
│   │   ├── modified_booth_multiplier_module_2.map.smsg
│   │   ├── modified_booth_multiplier_module_2.map.summary
│   │   ├── modified_booth_multiplier_module_2_nativelink_simulation.rpt
│   │   ├── modified_booth_multiplier_module_2.pin
│   │   ├── modified_booth_multiplier_module_2.pof
│   │   ├── modified_booth_multiplier_module_2.qpf
│   │   ├── modified_booth_multiplier_module_2.qsf
│   │   ├── modified_booth_multiplier_module_2.sof
│   │   ├── modified_booth_multiplier_module_2.tan.rpt
│   │   ├── modified_booth_multiplier_module_2.tan.summary
│   │   ├── modified_booth_multiplier_module_2.v
│   │   ├── modified_booth_multiplier_module_2.v.bak
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── modified_booth_multiplier_module_2_modelsim.xrf
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak1
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak10
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak11
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak2
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak3
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak4
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak5
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak6
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak7
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak8
│   │   │   ├── modified_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak9
│   │   │   ├── modified_booth_multiplier_module_2.sft
│   │   │   ├── modified_booth_multiplier_module_2.vo
│   │   │   ├── modified_booth_multiplier_module_2_v.sdo
│   │   │   ├── modified_booth_multiplier_module_2.vt
│   │   │   ├── modified_booth_multiplier_module_2.vt.bak
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── modified_booth_multiplier_module_2
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── modified_booth_multiplier_module_2_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment08
│   │   ├── db
│   │   │   ├── divider_module.db_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_divider_module.qmsg
│   │   ├── divider_module.asm.rpt
│   │   ├── divider_module_assignment_defaults.qdf
│   │   ├── divider_module.done
│   │   ├── divider_module.eda.rpt
│   │   ├── divider_module.fit.rpt
│   │   ├── divider_module.fit.summary
│   │   ├── divider_module.flow.rpt
│   │   ├── divider_module.map.rpt
│   │   ├── divider_module.map.summary
│   │   ├── divider_module_nativelink_simulation.rpt
│   │   ├── divider_module.pin
│   │   ├── divider_module.pof
│   │   ├── divider_module.qpf
│   │   ├── divider_module.qsf
│   │   ├── divider_module.sof
│   │   ├── divider_module.tan.rpt
│   │   ├── divider_module.tan.summary
│   │   ├── divider_module.v
│   │   ├── divider_module.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── divider_module.db_info
│   │   │   │   ├── divider_module.root_partition.cmp.dfp
│   │   │   │   ├── divider_module.root_partition.cmp.kpt
│   │   │   │   ├── divider_module.root_partition.cmp.logdb
│   │   │   │   ├── divider_module.root_partition.map.dpi
│   │   │   │   └── divider_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── divider_module_modelsim.xrf
│   │   │   ├── divider_module_run_msim_rtl_verilog.do
│   │   │   ├── divider_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── divider_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── divider_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── divider_module.sft
│   │   │   ├── divider_module.vo
│   │   │   ├── divider_module_v.sdo
│   │   │   ├── divider_module.vt
│   │   │   ├── divider_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── divider_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── divider_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment09
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_streamlined_divider_module.qmsg
│   │   │   └── streamlined_divider_module.db_info
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── streamlined_divider_module.db_info
│   │   │   │   ├── streamlined_divider_module.root_partition.cmp.dfp
│   │   │   │   ├── streamlined_divider_module.root_partition.cmp.kpt
│   │   │   │   ├── streamlined_divider_module.root_partition.cmp.logdb
│   │   │   │   ├── streamlined_divider_module.root_partition.map.dpi
│   │   │   │   └── streamlined_divider_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── streamlined_divider_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── streamlined_divider_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   ├── streamlined_divider_module_modelsim.xrf
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak10
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak11
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak8
│   │   │   ├── streamlined_divider_module_run_msim_rtl_verilog.do.bak9
│   │   │   ├── streamlined_divider_module.sft
│   │   │   ├── streamlined_divider_module.vo
│   │   │   ├── streamlined_divider_module_v.sdo
│   │   │   ├── streamlined_divider_module.vt
│   │   │   ├── streamlined_divider_module.vt.bak
│   │   │   └── vsim.wlf
│   │   ├── streamlined_divider_module.asm.rpt
│   │   ├── streamlined_divider_module_assignment_defaults.qdf
│   │   ├── streamlined_divider_module.done
│   │   ├── streamlined_divider_module.eda.rpt
│   │   ├── streamlined_divider_module.fit.rpt
│   │   ├── streamlined_divider_module.fit.summary
│   │   ├── streamlined_divider_module.flow.rpt
│   │   ├── streamlined_divider_module.map.rpt
│   │   ├── streamlined_divider_module.map.smsg
│   │   ├── streamlined_divider_module.map.summary
│   │   ├── streamlined_divider_module_nativelink_simulation.rpt
│   │   ├── streamlined_divider_module.pin
│   │   ├── streamlined_divider_module.pof
│   │   ├── streamlined_divider_module.qpf
│   │   ├── streamlined_divider_module.qsf
│   │   ├── streamlined_divider_module.sof
│   │   ├── streamlined_divider_module.tan.rpt
│   │   ├── streamlined_divider_module.tan.summary
│   │   ├── streamlined_divider_module.v
│   │   └── streamlined_divider_module.v.bak
│   ├── Experiment10
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── other_divider_module.(0).cnf.cdb
│   │   │   ├── other_divider_module.(0).cnf.hdb
│   │   │   ├── other_divider_module.amm.cdb
│   │   │   ├── other_divider_module.asm_labs.ddb
│   │   │   ├── other_divider_module.asm.qmsg
│   │   │   ├── other_divider_module.asm.rdb
│   │   │   ├── other_divider_module.cbx.xml
│   │   │   ├── other_divider_module.cmp0.ddb
│   │   │   ├── other_divider_module.cmp1.ddb
│   │   │   ├── other_divider_module.cmp.bpm
│   │   │   ├── other_divider_module.cmp.cdb
│   │   │   ├── other_divider_module.cmp.hdb
│   │   │   ├── other_divider_module.cmp.kpt
│   │   │   ├── other_divider_module.cmp.logdb
│   │   │   ├── other_divider_module.cmp_merge.kpt
│   │   │   ├── other_divider_module.cmp.rdb
│   │   │   ├── other_divider_module.db_info
│   │   │   ├── other_divider_module.eda.qmsg
│   │   │   ├── other_divider_module.fit.qmsg
│   │   │   ├── other_divider_module.hier_info
│   │   │   ├── other_divider_module.hif
│   │   │   ├── other_divider_module.idb.cdb
│   │   │   ├── other_divider_module.lpc.html
│   │   │   ├── other_divider_module.lpc.rdb
│   │   │   ├── other_divider_module.lpc.txt
│   │   │   ├── other_divider_module.map_bb.cdb
│   │   │   ├── other_divider_module.map_bb.hdb
│   │   │   ├── other_divider_module.map_bb.logdb
│   │   │   ├── other_divider_module.map.bpm
│   │   │   ├── other_divider_module.map.cdb
│   │   │   ├── other_divider_module.map.hdb
│   │   │   ├── other_divider_module.map.kpt
│   │   │   ├── other_divider_module.map.logdb
│   │   │   ├── other_divider_module.map.qmsg
│   │   │   ├── other_divider_module.pre_map.cdb
│   │   │   ├── other_divider_module.pre_map.hdb
│   │   │   ├── other_divider_module.rtlv.hdb
│   │   │   ├── other_divider_module.rtlv_sg.cdb
│   │   │   ├── other_divider_module.rtlv_sg_swap.cdb
│   │   │   ├── other_divider_module.sgdiff.cdb
│   │   │   ├── other_divider_module.sgdiff.hdb
│   │   │   ├── other_divider_module.sld_design_entry_dsc.sci
│   │   │   ├── other_divider_module.sld_design_entry.sci
│   │   │   ├── other_divider_module.smart_action.txt
│   │   │   ├── other_divider_module.sta_cmp.6_slow.tdb
│   │   │   ├── other_divider_module.sta.qmsg
│   │   │   ├── other_divider_module.sta.rdb
│   │   │   ├── other_divider_module.syn_hier_info
│   │   │   ├── other_divider_module.tis_db_list.ddb
│   │   │   ├── other_divider_module.tmw_info
│   │   │   └── prev_cmp_other_divider_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── other_divider_module.db_info
│   │   │   │   ├── other_divider_module.root_partition.cmp.cbp
│   │   │   │   ├── other_divider_module.root_partition.cmp.cdb
│   │   │   │   ├── other_divider_module.root_partition.cmp.dfp
│   │   │   │   ├── other_divider_module.root_partition.cmp.hdb
│   │   │   │   ├── other_divider_module.root_partition.cmp.kpt
│   │   │   │   ├── other_divider_module.root_partition.cmp.logdb
│   │   │   │   ├── other_divider_module.root_partition.cmp.rcfdb
│   │   │   │   ├── other_divider_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── other_divider_module.root_partition.map.cdb
│   │   │   │   ├── other_divider_module.root_partition.map.dpi
│   │   │   │   ├── other_divider_module.root_partition.map.hdb
│   │   │   │   └── other_divider_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── other_divider_module.asm.rpt
│   │   ├── other_divider_module_assignment_defaults.qdf
│   │   ├── other_divider_module.done
│   │   ├── other_divider_module.dpf
│   │   ├── other_divider_module.eda.rpt
│   │   ├── other_divider_module.fit.rpt
│   │   ├── other_divider_module.fit.summary
│   │   ├── other_divider_module.flow.rpt
│   │   ├── other_divider_module.map.rpt
│   │   ├── other_divider_module.map.smsg
│   │   ├── other_divider_module.map.summary
│   │   ├── other_divider_module_nativelink_simulation.rpt
│   │   ├── other_divider_module.pin
│   │   ├── other_divider_module.pof
│   │   ├── other_divider_module.qpf
│   │   ├── other_divider_module.qsf
│   │   ├── other_divider_module.sof
│   │   ├── other_divider_module.sta.rpt
│   │   ├── other_divider_module.sta.summary
│   │   ├── other_divider_module.tan.rpt
│   │   ├── other_divider_module.tan.summary
│   │   ├── other_divider_module.v
│   │   ├── other_divider_module.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── other_divider_module_fast.vo
│   │   ├── other_divider_module_modelsim.xrf
│   │   ├── other_divider_module_run_msim_rtl_verilog.do
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak1
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak10
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak11
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak2
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak3
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak4
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak5
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak6
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak7
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak8
│   │   ├── other_divider_module_run_msim_rtl_verilog.do.bak9
│   │   ├── other_divider_module.sft
│   │   ├── other_divider_module_v_fast.sdo
│   │   ├── other_divider_module.vo
│   │   ├── other_divider_module_v.sdo
│   │   ├── other_divider_module.vt
│   │   ├── other_divider_module.vt.bak
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── other_divider_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── other_divider_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment11
│   │   ├── db
│   │   │   ├── altsyncram_6i91.tdf
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── pipeline_lut_multiplier_module.(0).cnf.cdb
│   │   │   ├── pipeline_lut_multiplier_module.(0).cnf.hdb
│   │   │   ├── pipeline_lut_multiplier_module.(1).cnf.cdb
│   │   │   ├── pipeline_lut_multiplier_module.(1).cnf.hdb
│   │   │   ├── pipeline_lut_multiplier_module.(2).cnf.cdb
│   │   │   ├── pipeline_lut_multiplier_module.(2).cnf.hdb
│   │   │   ├── pipeline_lut_multiplier_module.(3).cnf.cdb
│   │   │   ├── pipeline_lut_multiplier_module.(3).cnf.hdb
│   │   │   ├── pipeline_lut_multiplier_module.(4).cnf.cdb
│   │   │   ├── pipeline_lut_multiplier_module.(4).cnf.hdb
│   │   │   ├── pipeline_lut_multiplier_module.amm.cdb
│   │   │   ├── pipeline_lut_multiplier_module.asm_labs.ddb
│   │   │   ├── pipeline_lut_multiplier_module.asm.qmsg
│   │   │   ├── pipeline_lut_multiplier_module.asm.rdb
│   │   │   ├── pipeline_lut_multiplier_module.cbx.xml
│   │   │   ├── pipeline_lut_multiplier_module.cmp0.ddb
│   │   │   ├── pipeline_lut_multiplier_module.cmp.bpm
│   │   │   ├── pipeline_lut_multiplier_module.cmp.cbp
│   │   │   ├── pipeline_lut_multiplier_module.cmp.cdb
│   │   │   ├── pipeline_lut_multiplier_module.cmp.hdb
│   │   │   ├── pipeline_lut_multiplier_module.cmp.kpt
│   │   │   ├── pipeline_lut_multiplier_module.cmp.logdb
│   │   │   ├── pipeline_lut_multiplier_module.cmp_merge.kpt
│   │   │   ├── pipeline_lut_multiplier_module.cmp.rdb
│   │   │   ├── pipeline_lut_multiplier_module.cmp.tdb
│   │   │   ├── pipeline_lut_multiplier_module.db_info
│   │   │   ├── pipeline_lut_multiplier_module.eda.qmsg
│   │   │   ├── pipeline_lut_multiplier_module.fit.qmsg
│   │   │   ├── pipeline_lut_multiplier_module.hier_info
│   │   │   ├── pipeline_lut_multiplier_module.hif
│   │   │   ├── pipeline_lut_multiplier_module.idb.cdb
│   │   │   ├── pipeline_lut_multiplier_module.lpc.html
│   │   │   ├── pipeline_lut_multiplier_module.lpc.rdb
│   │   │   ├── pipeline_lut_multiplier_module.lpc.txt
│   │   │   ├── pipeline_lut_multiplier_module.map_bb.cdb
│   │   │   ├── pipeline_lut_multiplier_module.map_bb.hdb
│   │   │   ├── pipeline_lut_multiplier_module.map_bb.logdb
│   │   │   ├── pipeline_lut_multiplier_module.map.bpm
│   │   │   ├── pipeline_lut_multiplier_module.map.cbp
│   │   │   ├── pipeline_lut_multiplier_module.map.cdb
│   │   │   ├── pipeline_lut_multiplier_module.map.hdb
│   │   │   ├── pipeline_lut_multiplier_module.map.kpt
│   │   │   ├── pipeline_lut_multiplier_module.map.logdb
│   │   │   ├── pipeline_lut_multiplier_module.map.qmsg
│   │   │   ├── pipeline_lut_multiplier_module.pre_map.cdb
│   │   │   ├── pipeline_lut_multiplier_module.pre_map.hdb
│   │   │   ├── pipeline_lut_multiplier_module.rom0_lut_module_fd884332.hdl.mif
│   │   │   ├── pipeline_lut_multiplier_module.rtlv.hdb
│   │   │   ├── pipeline_lut_multiplier_module.rtlv_sg.cdb
│   │   │   ├── pipeline_lut_multiplier_module.rtlv_sg_swap.cdb
│   │   │   ├── pipeline_lut_multiplier_module.sgdiff.cdb
│   │   │   ├── pipeline_lut_multiplier_module.sgdiff.hdb
│   │   │   ├── pipeline_lut_multiplier_module.sld_design_entry_dsc.sci
│   │   │   ├── pipeline_lut_multiplier_module.sld_design_entry.sci
│   │   │   ├── pipeline_lut_multiplier_module.smart_action.txt
│   │   │   ├── pipeline_lut_multiplier_module.syn_hier_info
│   │   │   ├── pipeline_lut_multiplier_module.tan.qmsg
│   │   │   ├── pipeline_lut_multiplier_module.tis_db_list.ddb
│   │   │   ├── pipeline_lut_multiplier_module.tmw_info
│   │   │   └── prev_cmp_pipeline_lut_multiplier_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── pipeline_lut_multiplier_module.db_info
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.cdb
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.dfp
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.hdb
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.kpt
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.logdb
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.rcfdb
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.map.cdb
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.map.dpi
│   │   │   │   ├── pipeline_lut_multiplier_module.root_partition.map.hdb
│   │   │   │   └── pipeline_lut_multiplier_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── lut_module.v
│   │   ├── lut_module.v.bak
│   │   ├── pipeline_lut_multiplier_module.asm.rpt
│   │   ├── pipeline_lut_multiplier_module.done
│   │   ├── pipeline_lut_multiplier_module.eda.rpt
│   │   ├── pipeline_lut_multiplier_module.fit.rpt
│   │   ├── pipeline_lut_multiplier_module.fit.summary
│   │   ├── pipeline_lut_multiplier_module.flow.rpt
│   │   ├── pipeline_lut_multiplier_module.map.rpt
│   │   ├── pipeline_lut_multiplier_module.map.smsg
│   │   ├── pipeline_lut_multiplier_module.map.summary
│   │   ├── pipeline_lut_multiplier_module_nativelink_simulation.rpt
│   │   ├── pipeline_lut_multiplier_module.pin
│   │   ├── pipeline_lut_multiplier_module.pof
│   │   ├── pipeline_lut_multiplier_module.qpf
│   │   ├── pipeline_lut_multiplier_module.qsf
│   │   ├── pipeline_lut_multiplier_module.sof
│   │   ├── pipeline_lut_multiplier_module.tan.rpt
│   │   ├── pipeline_lut_multiplier_module.tan.summary
│   │   ├── pipeline_lut_multiplier_module.v
│   │   ├── pipeline_lut_multiplier_module.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── pipeline_lut_multiplier_module_modelsim.xrf
│   │   ├── pipeline_lut_multiplier_module.rom0_lut_module_fd884332.hdl.mif
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak1
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak10
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak11
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak2
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak3
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak4
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak5
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak6
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak7
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak8
│   │   ├── pipeline_lut_multiplier_module_run_msim_rtl_verilog.do.bak9
│   │   ├── pipeline_lut_multiplier_module.sft
│   │   ├── pipeline_lut_multiplier_module.vo
│   │   ├── pipeline_lut_multiplier_module_v.sdo
│   │   ├── pipeline_lut_multiplier_module.vt
│   │   ├── pipeline_lut_multiplier_module.vt.bak
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── lut_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_lut_multiplier_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_lut_multiplier_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment12
│   │   ├── db
│   │   │   ├── altsyncram_nm91.tdf
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── pipeline_lut_multiplier_module_2.db_info
│   │   │   └── prev_cmp_pipeline_lut_multiplier_module_2.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── pipeline_lut_multiplier_module_2.db_info
│   │   │   │   ├── pipeline_lut_multiplier_module_2.root_partition.cmp.dfp
│   │   │   │   ├── pipeline_lut_multiplier_module_2.root_partition.cmp.kpt
│   │   │   │   ├── pipeline_lut_multiplier_module_2.root_partition.cmp.logdb
│   │   │   │   ├── pipeline_lut_multiplier_module_2.root_partition.map.dpi
│   │   │   │   └── pipeline_lut_multiplier_module_2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── lut_module.v
│   │   ├── pipeline_lut_multiplier_module_2.asm.rpt
│   │   ├── pipeline_lut_multiplier_module_2_assignment_defaults.qdf
│   │   ├── pipeline_lut_multiplier_module_2.done
│   │   ├── pipeline_lut_multiplier_module_2.eda.rpt
│   │   ├── pipeline_lut_multiplier_module_2.fit.rpt
│   │   ├── pipeline_lut_multiplier_module_2.fit.summary
│   │   ├── pipeline_lut_multiplier_module_2.flow.rpt
│   │   ├── pipeline_lut_multiplier_module_2.map.rpt
│   │   ├── pipeline_lut_multiplier_module_2.map.summary
│   │   ├── pipeline_lut_multiplier_module_2_nativelink_simulation.rpt
│   │   ├── pipeline_lut_multiplier_module_2.pin
│   │   ├── pipeline_lut_multiplier_module_2.pof
│   │   ├── pipeline_lut_multiplier_module_2.qpf
│   │   ├── pipeline_lut_multiplier_module_2.qsf
│   │   ├── pipeline_lut_multiplier_module_2.sof
│   │   ├── pipeline_lut_multiplier_module_2.tan.rpt
│   │   ├── pipeline_lut_multiplier_module_2.tan.summary
│   │   ├── pipeline_lut_multiplier_module_2.v
│   │   ├── pipeline_lut_multiplier_module_2.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── pipeline_lut_multiplier_module_2_modelsim.xrf
│   │   ├── pipeline_lut_multiplier_module_2.rom0_lut_module_fd884332.hdl.mif
│   │   ├── pipeline_lut_multiplier_module_2_run_msim_rtl_verilog.do
│   │   ├── pipeline_lut_multiplier_module_2_run_msim_rtl_verilog.do.bak
│   │   ├── pipeline_lut_multiplier_module_2.sft
│   │   ├── pipeline_lut_multiplier_module_2.vo
│   │   ├── pipeline_lut_multiplier_module_2_v.sdo
│   │   ├── pipeline_lut_multiplier_module_2.vt
│   │   ├── pipeline_lut_multiplier_module_2.vt.bak
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── lut_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_lut_multiplier_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_lut_multiplier_module_2_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task1_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task2_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment13
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── pipeline_booth_multiplier_module.db_info
│   │   │   └── prev_cmp_pipeline_booth_multiplier_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── pipeline_booth_multiplier_module.db_info
│   │   │   │   ├── pipeline_booth_multiplier_module.root_partition.cmp.dfp
│   │   │   │   ├── pipeline_booth_multiplier_module.root_partition.cmp.kpt
│   │   │   │   ├── pipeline_booth_multiplier_module.root_partition.cmp.logdb
│   │   │   │   ├── pipeline_booth_multiplier_module.root_partition.map.dpi
│   │   │   │   └── pipeline_booth_multiplier_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── pipeline_booth_multiplier_module.asm.rpt
│   │   ├── pipeline_booth_multiplier_module_assignment_defaults.qdf
│   │   ├── pipeline_booth_multiplier_module_bb.v
│   │   ├── pipeline_booth_multiplier_module_bb.v.bak
│   │   ├── pipeline_booth_multiplier_module.done
│   │   ├── pipeline_booth_multiplier_module.eda.rpt
│   │   ├── pipeline_booth_multiplier_module.fit.rpt
│   │   ├── pipeline_booth_multiplier_module.fit.summary
│   │   ├── pipeline_booth_multiplier_module.flow.rpt
│   │   ├── pipeline_booth_multiplier_module.map.rpt
│   │   ├── pipeline_booth_multiplier_module.map.smsg
│   │   ├── pipeline_booth_multiplier_module.map.summary
│   │   ├── pipeline_booth_multiplier_module_nativelink_simulation.rpt
│   │   ├── pipeline_booth_multiplier_module.pin
│   │   ├── pipeline_booth_multiplier_module.pof
│   │   ├── pipeline_booth_multiplier_module.qpf
│   │   ├── pipeline_booth_multiplier_module.qsf
│   │   ├── pipeline_booth_multiplier_module.sof
│   │   ├── pipeline_booth_multiplier_module.tan.rpt
│   │   ├── pipeline_booth_multiplier_module.tan.summary
│   │   ├── pipeline_booth_multiplier_module.v
│   │   ├── pipeline_booth_multiplier_module.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── pipeline_booth_multiplier_module_modelsim.xrf
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak1
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak10
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak11
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak2
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak3
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak4
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak5
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak6
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak7
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak8
│   │   ├── pipeline_booth_multiplier_module_run_msim_rtl_verilog.do.bak9
│   │   ├── pipeline_booth_multiplier_module.sft
│   │   ├── pipeline_booth_multiplier_module.vo
│   │   ├── pipeline_booth_multiplier_module_v.sdo
│   │   ├── pipeline_booth_multiplier_module.vt
│   │   ├── pipeline_booth_multiplier_module.vt.bak
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── pipeline_booth_multiplier_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_booth_multiplier_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment14
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── pipeline_booth_multiplier_module_2.db_info
│   │   │   └── prev_cmp_pipeline_booth_multiplier_module_2.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── pipeline_booth_multiplier_module_2.db_info
│   │   │   │   ├── pipeline_booth_multiplier_module_2.root_partition.cmp.dfp
│   │   │   │   ├── pipeline_booth_multiplier_module_2.root_partition.cmp.kpt
│   │   │   │   ├── pipeline_booth_multiplier_module_2.root_partition.cmp.logdb
│   │   │   │   ├── pipeline_booth_multiplier_module_2.root_partition.map.dpi
│   │   │   │   └── pipeline_booth_multiplier_module_2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── pipeline_booth_multiplier_module_2.asm.rpt
│   │   ├── pipeline_booth_multiplier_module_2_assignment_defaults.qdf
│   │   ├── pipeline_booth_multiplier_module_2.done
│   │   ├── pipeline_booth_multiplier_module_2.eda.rpt
│   │   ├── pipeline_booth_multiplier_module_2.fit.rpt
│   │   ├── pipeline_booth_multiplier_module_2.fit.summary
│   │   ├── pipeline_booth_multiplier_module_2.flow.rpt
│   │   ├── pipeline_booth_multiplier_module_2.map.rpt
│   │   ├── pipeline_booth_multiplier_module_2.map.smsg
│   │   ├── pipeline_booth_multiplier_module_2.map.summary
│   │   ├── pipeline_booth_multiplier_module_2_nativelink_simulation.rpt
│   │   ├── pipeline_booth_multiplier_module_2.pin
│   │   ├── pipeline_booth_multiplier_module_2.pof
│   │   ├── pipeline_booth_multiplier_module_2.qpf
│   │   ├── pipeline_booth_multiplier_module_2.qsf
│   │   ├── pipeline_booth_multiplier_module_2.sof
│   │   ├── pipeline_booth_multiplier_module_2.tan.rpt
│   │   ├── pipeline_booth_multiplier_module_2.tan.summary
│   │   ├── pipeline_booth_multiplier_module_2.v
│   │   ├── pipeline_booth_multiplier_module_2.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── pipeline_booth_multiplier_module_2_modelsim.xrf
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak1
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak2
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak3
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak4
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak5
│   │   ├── pipeline_booth_multiplier_module_2_run_msim_rtl_verilog.do.bak6
│   │   ├── pipeline_booth_multiplier_module_2.sft
│   │   ├── pipeline_booth_multiplier_module_2.vo
│   │   ├── pipeline_booth_multiplier_module_2_v.sdo
│   │   ├── pipeline_booth_multiplier_module_2.vt
│   │   ├── pipeline_booth_multiplier_module_2.vt.bak
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── pipeline_booth_multiplier_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_booth_multiplier_module_2_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment15
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── pipeline_streamlined_divider_module.db_info
│   │   │   └── prev_cmp_pipeline_streamlined_divider_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── pipeline_streamlined_divider_module.db_info
│   │   │   │   ├── pipeline_streamlined_divider_module.root_partition.cmp.dfp
│   │   │   │   ├── pipeline_streamlined_divider_module.root_partition.cmp.kpt
│   │   │   │   ├── pipeline_streamlined_divider_module.root_partition.cmp.logdb
│   │   │   │   ├── pipeline_streamlined_divider_module.root_partition.map.dpi
│   │   │   │   └── pipeline_streamlined_divider_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── pipeline_streamlined_divider_module.asm.rpt
│   │   ├── pipeline_streamlined_divider_module_assignment_defaults.qdf
│   │   ├── pipeline_streamlined_divider_module.done
│   │   ├── pipeline_streamlined_divider_module.eda.rpt
│   │   ├── pipeline_streamlined_divider_module.fit.rpt
│   │   ├── pipeline_streamlined_divider_module.fit.summary
│   │   ├── pipeline_streamlined_divider_module.flow.rpt
│   │   ├── pipeline_streamlined_divider_module.map.rpt
│   │   ├── pipeline_streamlined_divider_module.map.smsg
│   │   ├── pipeline_streamlined_divider_module.map.summary
│   │   ├── pipeline_streamlined_divider_module_nativelink_simulation.rpt
│   │   ├── pipeline_streamlined_divider_module.pin
│   │   ├── pipeline_streamlined_divider_module.pof
│   │   ├── pipeline_streamlined_divider_module.qpf
│   │   ├── pipeline_streamlined_divider_module.qsf
│   │   ├── pipeline_streamlined_divider_module.sof
│   │   ├── pipeline_streamlined_divider_module.tan.rpt
│   │   ├── pipeline_streamlined_divider_module.tan.summary
│   │   ├── pipeline_streamlined_divider_module.v
│   │   ├── pipeline_streamlined_divider_module.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── pipeline_streamlined_divider_module_modelsim.xrf
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak1
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak2
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak3
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak4
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak5
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak6
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak7
│   │   ├── pipeline_streamlined_divider_module_run_msim_rtl_verilog.do.bak8
│   │   ├── pipeline_streamlined_divider_module.sft
│   │   ├── pipeline_streamlined_divider_module.vo
│   │   ├── pipeline_streamlined_divider_module_v.sdo
│   │   ├── pipeline_streamlined_divider_module.vt
│   │   ├── pipeline_streamlined_divider_module.vt.bak
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── initial_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_streamlined_divider_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_streamlined_divider_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment16
│   │   ├── db
│   │   │   ├── altsyncram_eta1.tdf
│   │   │   ├── altsyncram_sv71.tdf
│   │   │   ├── cntr_94h.tdf
│   │   │   ├── cntr_ikf.tdf
│   │   │   ├── exp16_top_module.db_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_exp16_top_module.qmsg
│   │   │   └── shift_taps_vfm.tdf
│   │   ├── exp16_top_module.asm.rpt
│   │   ├── exp16_top_module_assignment_defaults.qdf
│   │   ├── exp16_top_module.done
│   │   ├── exp16_top_module.eda.rpt
│   │   ├── exp16_top_module.fit.rpt
│   │   ├── exp16_top_module.fit.summary
│   │   ├── exp16_top_module.flow.rpt
│   │   ├── exp16_top_module.map.rpt
│   │   ├── exp16_top_module.map.smsg
│   │   ├── exp16_top_module.map.summary
│   │   ├── exp16_top_module_nativelink_simulation.rpt
│   │   ├── exp16_top_module.pin
│   │   ├── exp16_top_module.pof
│   │   ├── exp16_top_module.qpf
│   │   ├── exp16_top_module.qsf
│   │   ├── exp16_top_module.sof
│   │   ├── exp16_top_module.tan.rpt
│   │   ├── exp16_top_module.tan.summary
│   │   ├── exp16_top_module.v
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── exp16_top_module.db_info
│   │   │   │   ├── exp16_top_module.root_partition.cmp.dfp
│   │   │   │   ├── exp16_top_module.root_partition.cmp.kpt
│   │   │   │   ├── exp16_top_module.root_partition.cmp.logdb
│   │   │   │   ├── exp16_top_module.root_partition.map.dpi
│   │   │   │   └── exp16_top_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── pipeline_booth_multiplier_module_2
│   │   │   └── pipeline_booth_multiplier_module_2.v
│   │   ├── pipeline_lut_multiplier_module_2
│   │   │   ├── lut_module.v
│   │   │   └── pipeline_lut_multiplier_module_2.v
│   │   └── simulation
│   │   └── modelsim
│   │   ├── exp16_top_module_modelsim.xrf
│   │   ├── exp16_top_module.rom0_lut_module_fd884332.hdl.mif
│   │   ├── exp16_top_module_run_msim_rtl_verilog.do
│   │   ├── exp16_top_module_run_msim_rtl_verilog.do.bak
│   │   ├── exp16_top_module_run_msim_rtl_verilog.do.bak1
│   │   ├── exp16_top_module_run_msim_rtl_verilog.do.bak2
│   │   ├── exp16_top_module_run_msim_rtl_verilog.do.bak3
│   │   ├── exp16_top_module.sft
│   │   ├── exp16_top_module.vo
│   │   ├── exp16_top_module_v.sdo
│   │   ├── exp16_top_module.vt
│   │   ├── exp16_top_module.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── exp16_top_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp16_top_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── lut_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_booth_multiplier_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── pipeline_lut_multiplier_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task1_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task2_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── task_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment17
│   │   ├── db
│   │   │   ├── fifo_module.(0).cnf.cdb
│   │   │   ├── fifo_module.(0).cnf.hdb
│   │   │   ├── fifo_module.amm.cdb
│   │   │   ├── fifo_module.asm_labs.ddb
│   │   │   ├── fifo_module.asm.qmsg
│   │   │   ├── fifo_module.asm.rdb
│   │   │   ├── fifo_module.cbx.xml
│   │   │   ├── fifo_module.cmp0.ddb
│   │   │   ├── fifo_module.cmp1.ddb
│   │   │   ├── fifo_module.cmp.bpm
│   │   │   ├── fifo_module.cmp.cdb
│   │   │   ├── fifo_module.cmp.hdb
│   │   │   ├── fifo_module.cmp.kpt
│   │   │   ├── fifo_module.cmp.logdb
│   │   │   ├── fifo_module.cmp_merge.kpt
│   │   │   ├── fifo_module.cmp.rdb
│   │   │   ├── fifo_module.db_info
│   │   │   ├── fifo_module.eda.qmsg
│   │   │   ├── fifo_module.fit.qmsg
│   │   │   ├── fifo_module.hier_info
│   │   │   ├── fifo_module.hif
│   │   │   ├── fifo_module.idb.cdb
│   │   │   ├── fifo_module.lpc.html
│   │   │   ├── fifo_module.lpc.rdb
│   │   │   ├── fifo_module.lpc.txt
│   │   │   ├── fifo_module.map_bb.cdb
│   │   │   ├── fifo_module.map_bb.hdb
│   │   │   ├── fifo_module.map_bb.logdb
│   │   │   ├── fifo_module.map.bpm
│   │   │   ├── fifo_module.map.cdb
│   │   │   ├── fifo_module.map.hdb
│   │   │   ├── fifo_module.map.kpt
│   │   │   ├── fifo_module.map.logdb
│   │   │   ├── fifo_module.map.qmsg
│   │   │   ├── fifo_module.pre_map.cdb
│   │   │   ├── fifo_module.pre_map.hdb
│   │   │   ├── fifo_module.rtlv.hdb
│   │   │   ├── fifo_module.rtlv_sg.cdb
│   │   │   ├── fifo_module.rtlv_sg_swap.cdb
│   │   │   ├── fifo_module.sgdiff.cdb
│   │   │   ├── fifo_module.sgdiff.hdb
│   │   │   ├── fifo_module.sld_design_entry_dsc.sci
│   │   │   ├── fifo_module.sld_design_entry.sci
│   │   │   ├── fifo_module.smart_action.txt
│   │   │   ├── fifo_module.sta_cmp.6_slow.tdb
│   │   │   ├── fifo_module.sta.qmsg
│   │   │   ├── fifo_module.sta.rdb
│   │   │   ├── fifo_module.syn_hier_info
│   │   │   ├── fifo_module.tis_db_list.ddb
│   │   │   ├── fifo_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_fifo_module.qmsg
│   │   ├── fifo_module.asm.rpt
│   │   ├── fifo_module_assignment_defaults.qdf
│   │   ├── fifo_module.done
│   │   ├── fifo_module.eda.rpt
│   │   ├── fifo_module.fit.rpt
│   │   ├── fifo_module.fit.summary
│   │   ├── fifo_module.flow.rpt
│   │   ├── fifo_module.map.rpt
│   │   ├── fifo_module.map.summary
│   │   ├── fifo_module_nativelink_simulation.rpt
│   │   ├── fifo_module.pin
│   │   ├── fifo_module.pof
│   │   ├── fifo_module.qpf
│   │   ├── fifo_module.qsf
│   │   ├── fifo_module.sof
│   │   ├── fifo_module.sta.rpt
│   │   ├── fifo_module.sta.summary
│   │   ├── fifo_module.tan.rpt
│   │   ├── fifo_module.tan.summary
│   │   ├── fifo_module.v
│   │   ├── fifo_module.v.bak
│   │   ├── greybox_tmp
│   │   │   └── cbx_args.txt
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── fifo_module.db_info
│   │   │   │   ├── fifo_module.root_partition.cmp.cbp
│   │   │   │   ├── fifo_module.root_partition.cmp.cdb
│   │   │   │   ├── fifo_module.root_partition.cmp.dfp
│   │   │   │   ├── fifo_module.root_partition.cmp.hdb
│   │   │   │   ├── fifo_module.root_partition.cmp.kpt
│   │   │   │   ├── fifo_module.root_partition.cmp.logdb
│   │   │   │   ├── fifo_module.root_partition.cmp.rcfdb
│   │   │   │   ├── fifo_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── fifo_module.root_partition.map.cbp
│   │   │   │   ├── fifo_module.root_partition.map.cdb
│   │   │   │   ├── fifo_module.root_partition.map.dpi
│   │   │   │   ├── fifo_module.root_partition.map.hdb
│   │   │   │   └── fifo_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── fifo_module_fast.vo
│   │   │   ├── fifo_module_modelsim.xrf
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak10
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak11
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak8
│   │   │   ├── fifo_module_run_msim_rtl_verilog.do.bak9
│   │   │   ├── fifo_module.sft
│   │   │   ├── fifo_module_v_fast.sdo
│   │   │   ├── fifo_module.vo
│   │   │   ├── fifo_module_v.sdo
│   │   │   ├── fifo_module.vt
│   │   │   ├── fifo_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── fifo_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── fifo_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   ├── tcl_stacktrace.txt
│   │   │   ├── vsim.wlf
│   │   │   ├── wlftf4tyar
│   │   │   ├── wlftgss4qb
│   │   │   ├── wlftmi2km6
│   │   │   └── wlftrber11
│   │   └── transcript
│   ├── Experiment18
│   │   ├── db
│   │   │   ├── fifo_module_2.(0).cnf.cdb
│   │   │   ├── fifo_module_2.(0).cnf.hdb
│   │   │   ├── fifo_module_2.amm.cdb
│   │   │   ├── fifo_module_2.asm_labs.ddb
│   │   │   ├── fifo_module_2.asm.qmsg
│   │   │   ├── fifo_module_2.asm.rdb
│   │   │   ├── fifo_module_2.cbx.xml
│   │   │   ├── fifo_module_2.cmp0.ddb
│   │   │   ├── fifo_module_2.cmp1.ddb
│   │   │   ├── fifo_module_2.cmp.bpm
│   │   │   ├── fifo_module_2.cmp.cdb
│   │   │   ├── fifo_module_2.cmp.hdb
│   │   │   ├── fifo_module_2.cmp.kpt
│   │   │   ├── fifo_module_2.cmp.logdb
│   │   │   ├── fifo_module_2.cmp_merge.kpt
│   │   │   ├── fifo_module_2.cmp.rdb
│   │   │   ├── fifo_module_2.db_info
│   │   │   ├── fifo_module_2.eda.qmsg
│   │   │   ├── fifo_module_2.fit.qmsg
│   │   │   ├── fifo_module_2.hier_info
│   │   │   ├── fifo_module_2.hif
│   │   │   ├── fifo_module_2.idb.cdb
│   │   │   ├── fifo_module_2.lpc.html
│   │   │   ├── fifo_module_2.lpc.rdb
│   │   │   ├── fifo_module_2.lpc.txt
│   │   │   ├── fifo_module_2.map_bb.cdb
│   │   │   ├── fifo_module_2.map_bb.hdb
│   │   │   ├── fifo_module_2.map_bb.logdb
│   │   │   ├── fifo_module_2.map.bpm
│   │   │   ├── fifo_module_2.map.cdb
│   │   │   ├── fifo_module_2.map.hdb
│   │   │   ├── fifo_module_2.map.kpt
│   │   │   ├── fifo_module_2.map.logdb
│   │   │   ├── fifo_module_2.map.qmsg
│   │   │   ├── fifo_module_2.pre_map.cdb
│   │   │   ├── fifo_module_2.pre_map.hdb
│   │   │   ├── fifo_module_2.rtlv.hdb
│   │   │   ├── fifo_module_2.rtlv_sg.cdb
│   │   │   ├── fifo_module_2.rtlv_sg_swap.cdb
│   │   │   ├── fifo_module_2.sgdiff.cdb
│   │   │   ├── fifo_module_2.sgdiff.hdb
│   │   │   ├── fifo_module_2.sld_design_entry_dsc.sci
│   │   │   ├── fifo_module_2.sld_design_entry.sci
│   │   │   ├── fifo_module_2.smart_action.txt
│   │   │   ├── fifo_module_2.sta_cmp.6_slow.tdb
│   │   │   ├── fifo_module_2.sta.qmsg
│   │   │   ├── fifo_module_2.sta.rdb
│   │   │   ├── fifo_module_2.syn_hier_info
│   │   │   ├── fifo_module_2.tis_db_list.ddb
│   │   │   ├── fifo_module_2.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_fifo_module_2.qmsg
│   │   ├── fifo_module_2.asm.rpt
│   │   ├── fifo_module_2_assignment_defaults.qdf
│   │   ├── fifo_module_2.done
│   │   ├── fifo_module_2.eda.rpt
│   │   ├── fifo_module_2.fit.rpt
│   │   ├── fifo_module_2.fit.summary
│   │   ├── fifo_module_2.flow.rpt
│   │   ├── fifo_module_2.map.rpt
│   │   ├── fifo_module_2.map.summary
│   │   ├── fifo_module_2_nativelink_simulation.rpt
│   │   ├── fifo_module_2.pin
│   │   ├── fifo_module_2.pof
│   │   ├── fifo_module_2.qpf
│   │   ├── fifo_module_2.qsf
│   │   ├── fifo_module_2.sof
│   │   ├── fifo_module_2.sta.rpt
│   │   ├── fifo_module_2.sta.summary
│   │   ├── fifo_module_2.tan.rpt
│   │   ├── fifo_module_2.tan.summary
│   │   ├── fifo_module_2.v
│   │   ├── fifo_module_2.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── fifo_module_2.db_info
│   │   │   │   ├── fifo_module_2.root_partition.cmp.cbp
│   │   │   │   ├── fifo_module_2.root_partition.cmp.cdb
│   │   │   │   ├── fifo_module_2.root_partition.cmp.dfp
│   │   │   │   ├── fifo_module_2.root_partition.cmp.hdb
│   │   │   │   ├── fifo_module_2.root_partition.cmp.kpt
│   │   │   │   ├── fifo_module_2.root_partition.cmp.logdb
│   │   │   │   ├── fifo_module_2.root_partition.cmp.rcfdb
│   │   │   │   ├── fifo_module_2.root_partition.cmp.re.rcfdb
│   │   │   │   ├── fifo_module_2.root_partition.map.cdb
│   │   │   │   ├── fifo_module_2.root_partition.map.dpi
│   │   │   │   ├── fifo_module_2.root_partition.map.hdb
│   │   │   │   └── fifo_module_2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── fifo_module_2_fast.vo
│   │   │   ├── fifo_module_2_modelsim.xrf
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak1
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak10
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak11
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak2
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak3
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak4
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak5
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak6
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak7
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak8
│   │   │   ├── fifo_module_2_run_msim_rtl_verilog.do.bak9
│   │   │   ├── fifo_module_2.sft
│   │   │   ├── fifo_module_2_v_fast.sdo
│   │   │   ├── fifo_module_2.vo
│   │   │   ├── fifo_module_2_v.sdo
│   │   │   ├── fifo_module_2.vt
│   │   │   ├── fifo_module_2.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── fifo_module_2
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── fifo_module_2_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── transcript
│   ├── Experiment19
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── multiplier_interface.(0).cnf.cdb
│   │   │   ├── multiplier_interface.(0).cnf.hdb
│   │   │   ├── multiplier_interface.(1).cnf.cdb
│   │   │   ├── multiplier_interface.(1).cnf.hdb
│   │   │   ├── multiplier_interface.(2).cnf.cdb
│   │   │   ├── multiplier_interface.(2).cnf.hdb
│   │   │   ├── multiplier_interface.amm.cdb
│   │   │   ├── multiplier_interface.asm_labs.ddb
│   │   │   ├── multiplier_interface.asm.qmsg
│   │   │   ├── multiplier_interface.asm.rdb
│   │   │   ├── multiplier_interface.cbx.xml
│   │   │   ├── multiplier_interface.cmp0.ddb
│   │   │   ├── multiplier_interface.cmp1.ddb
│   │   │   ├── multiplier_interface.cmp.bpm
│   │   │   ├── multiplier_interface.cmp.cdb
│   │   │   ├── multiplier_interface.cmp.hdb
│   │   │   ├── multiplier_interface.cmp.kpt
│   │   │   ├── multiplier_interface.cmp.logdb
│   │   │   ├── multiplier_interface.cmp_merge.kpt
│   │   │   ├── multiplier_interface.cmp.rdb
│   │   │   ├── multiplier_interface.db_info
│   │   │   ├── multiplier_interface.eda.qmsg
│   │   │   ├── multiplier_interface.fit.qmsg
│   │   │   ├── multiplier_interface.hier_info
│   │   │   ├── multiplier_interface.hif
│   │   │   ├── multiplier_interface.idb.cdb
│   │   │   ├── multiplier_interface.lpc.html
│   │   │   ├── multiplier_interface.lpc.rdb
│   │   │   ├── multiplier_interface.lpc.txt
│   │   │   ├── multiplier_interface.map_bb.cdb
│   │   │   ├── multiplier_interface.map_bb.hdb
│   │   │   ├── multiplier_interface.map_bb.logdb
│   │   │   ├── multiplier_interface.map.bpm
│   │   │   ├── multiplier_interface.map.cdb
│   │   │   ├── multiplier_interface.map.hdb
│   │   │   ├── multiplier_interface.map.kpt
│   │   │   ├── multiplier_interface.map.logdb
│   │   │   ├── multiplier_interface.map.qmsg
│   │   │   ├── multiplier_interface.pre_map.cdb
│   │   │   ├── multiplier_interface.pre_map.hdb
│   │   │   ├── multiplier_interface.rtlv.hdb
│   │   │   ├── multiplier_interface.rtlv_sg.cdb
│   │   │   ├── multiplier_interface.rtlv_sg_swap.cdb
│   │   │   ├── multiplier_interface.sgdiff.cdb
│   │   │   ├── multiplier_interface.sgdiff.hdb
│   │   │   ├── multiplier_interface.sld_design_entry_dsc.sci
│   │   │   ├── multiplier_interface.sld_design_entry.sci
│   │   │   ├── multiplier_interface.smart_action.txt
│   │   │   ├── multiplier_interface.sta_cmp.6_slow.tdb
│   │   │   ├── multiplier_interface.sta.qmsg
│   │   │   ├── multiplier_interface.sta.rdb
│   │   │   ├── multiplier_interface.syn_hier_info
│   │   │   ├── multiplier_interface.tis_db_list.ddb
│   │   │   └── prev_cmp_multiplier_interface.qmsg
│   │   ├── fifo_module_2.v
│   │   ├── fifo_module_2.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── multiplier_interface.db_info
│   │   │   │   ├── multiplier_interface.root_partition.cmp.cbp
│   │   │   │   ├── multiplier_interface.root_partition.cmp.cdb
│   │   │   │   ├── multiplier_interface.root_partition.cmp.dfp
│   │   │   │   ├── multiplier_interface.root_partition.cmp.hdb
│   │   │   │   ├── multiplier_interface.root_partition.cmp.kpt
│   │   │   │   ├── multiplier_interface.root_partition.cmp.logdb
│   │   │   │   ├── multiplier_interface.root_partition.cmp.rcfdb
│   │   │   │   ├── multiplier_interface.root_partition.cmp.re.rcfdb
│   │   │   │   ├── multiplier_interface.root_partition.map.cbp
│   │   │   │   ├── multiplier_interface.root_partition.map.cdb
│   │   │   │   ├── multiplier_interface.root_partition.map.dpi
│   │   │   │   ├── multiplier_interface.root_partition.map.hdb
│   │   │   │   └── multiplier_interface.root_partition.map.kpt
│   │   │   └── README
│   │   ├── modified_booth_multiplier_module_2.v
│   │   ├── multiplier_interface.asm.rpt
│   │   ├── multiplier_interface_assignment_defaults.qdf
│   │   ├── multiplier_interface.done
│   │   ├── multiplier_interface.eda.rpt
│   │   ├── multiplier_interface.fit.rpt
│   │   ├── multiplier_interface.fit.summary
│   │   ├── multiplier_interface.flow.rpt
│   │   ├── multiplier_interface.map.rpt
│   │   ├── multiplier_interface.map.smsg
│   │   ├── multiplier_interface.map.summary
│   │   ├── multiplier_interface_nativelink_simulation.rpt
│   │   ├── multiplier_interface.pin
│   │   ├── multiplier_interface.pof
│   │   ├── multiplier_interface.qpf
│   │   ├── multiplier_interface.qsf
│   │   ├── multiplier_interface.sof
│   │   ├── multiplier_interface.sta.rpt
│   │   ├── multiplier_interface.sta.summary
│   │   ├── multiplier_interface.tan.rpt
│   │   ├── multiplier_interface.tan.summary
│   │   ├── multiplier_interface.v
│   │   ├── multiplier_interface.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── multiplier_interface_fast.vo
│   │   ├── multiplier_interface_modelsim.xrf
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do.bak
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do.bak1
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do.bak2
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do.bak3
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do.bak4
│   │   ├── multiplier_interface_run_msim_rtl_verilog.do.bak5
│   │   ├── multiplier_interface.sft
│   │   ├── multiplier_interface_v_fast.sdo
│   │   ├── multiplier_interface.vo
│   │   ├── multiplier_interface_v.sdo
│   │   ├── multiplier_interface.vt
│   │   ├── multiplier_interface.vt.bak
│   │   ├── rtl_work
│   │   │   ├── fifo_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── modified_booth_multiplier_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── multiplier_interface
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── multiplier_interface_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment20
│   │   ├── db
│   │   │   ├── exp20_top.(0).cnf.cdb
│   │   │   ├── exp20_top.(0).cnf.hdb
│   │   │   ├── exp20_top.(1).cnf.cdb
│   │   │   ├── exp20_top.(1).cnf.hdb
│   │   │   ├── exp20_top.(2).cnf.cdb
│   │   │   ├── exp20_top.(2).cnf.hdb
│   │   │   ├── exp20_top.(3).cnf.cdb
│   │   │   ├── exp20_top.(3).cnf.hdb
│   │   │   ├── exp20_top.(4).cnf.cdb
│   │   │   ├── exp20_top.(4).cnf.hdb
│   │   │   ├── exp20_top.(5).cnf.cdb
│   │   │   ├── exp20_top.(5).cnf.hdb
│   │   │   ├── exp20_top.amm.cdb
│   │   │   ├── exp20_top.asm_labs.ddb
│   │   │   ├── exp20_top.asm.qmsg
│   │   │   ├── exp20_top.asm.rdb
│   │   │   ├── exp20_top.cbx.xml
│   │   │   ├── exp20_top.cmp0.ddb
│   │   │   ├── exp20_top.cmp1.ddb
│   │   │   ├── exp20_top.cmp.bpm
│   │   │   ├── exp20_top.cmp.cdb
│   │   │   ├── exp20_top.cmp.hdb
│   │   │   ├── exp20_top.cmp.kpt
│   │   │   ├── exp20_top.cmp.logdb
│   │   │   ├── exp20_top.cmp_merge.kpt
│   │   │   ├── exp20_top.cmp.rdb
│   │   │   ├── exp20_top.db_info
│   │   │   ├── exp20_top.eda.qmsg
│   │   │   ├── exp20_top.fit.qmsg
│   │   │   ├── exp20_top.hier_info
│   │   │   ├── exp20_top.hif
│   │   │   ├── exp20_top.idb.cdb
│   │   │   ├── exp20_top.lpc.html
│   │   │   ├── exp20_top.lpc.rdb
│   │   │   ├── exp20_top.lpc.txt
│   │   │   ├── exp20_top.map_bb.cdb
│   │   │   ├── exp20_top.map_bb.hdb
│   │   │   ├── exp20_top.map_bb.logdb
│   │   │   ├── exp20_top.map.bpm
│   │   │   ├── exp20_top.map.cdb
│   │   │   ├── exp20_top.map.hdb
│   │   │   ├── exp20_top.map.kpt
│   │   │   ├── exp20_top.map.logdb
│   │   │   ├── exp20_top.map.qmsg
│   │   │   ├── exp20_top.pow.qmsg
│   │   │   ├── exp20_top.pre_map.cdb
│   │   │   ├── exp20_top.pre_map.hdb
│   │   │   ├── exp20_top.rpp.qmsg
│   │   │   ├── exp20_top.rtlv.hdb
│   │   │   ├── exp20_top.rtlv_sg.cdb
│   │   │   ├── exp20_top.rtlv_sg_swap.cdb
│   │   │   ├── exp20_top.sgate.rvd
│   │   │   ├── exp20_top.sgate_sm.rvd
│   │   │   ├── exp20_top.sgdiff.cdb
│   │   │   ├── exp20_top.sgdiff.hdb
│   │   │   ├── exp20_top.sld_design_entry_dsc.sci
│   │   │   ├── exp20_top.sld_design_entry.sci
│   │   │   ├── exp20_top.smart_action.txt
│   │   │   ├── exp20_top.sta_cmp.6_slow.tdb
│   │   │   ├── exp20_top.sta.qmsg
│   │   │   ├── exp20_top.sta.rdb
│   │   │   ├── exp20_top.syn_hier_info
│   │   │   ├── exp20_top.tis_db_list.ddb
│   │   │   ├── exp20_top.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_exp20_top.qmsg
│   │   ├── divider_interface.v
│   │   ├── divider_interface.v.bak
│   │   ├── divider_module.v
│   │   ├── exp20_top.asm.rpt
│   │   ├── exp20_top.done
│   │   ├── exp20_top.eda.rpt
│   │   ├── exp20_top.fit.rpt
│   │   ├── exp20_top.fit.summary
│   │   ├── exp20_top.flow.rpt
│   │   ├── exp20_top.map.rpt
│   │   ├── exp20_top.map.summary
│   │   ├── exp20_top_nativelink_simulation.rpt
│   │   ├── exp20_top.pin
│   │   ├── exp20_top.pof
│   │   ├── exp20_top.pow.rpt
│   │   ├── exp20_top.pow.summary
│   │   ├── exp20_top.qpf
│   │   ├── exp20_top.qsf
│   │   ├── exp20_top.sof
│   │   ├── exp20_top.sta.rpt
│   │   ├── exp20_top.sta.summary
│   │   ├── exp20_top.v
│   │   ├── exp20_top.v.bak
│   │   ├── fifo_module_2.v
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── exp20_top.db_info
│   │   │   │   ├── exp20_top.root_partition.cmp.cbp
│   │   │   │   ├── exp20_top.root_partition.cmp.cdb
│   │   │   │   ├── exp20_top.root_partition.cmp.dfp
│   │   │   │   ├── exp20_top.root_partition.cmp.hdb
│   │   │   │   ├── exp20_top.root_partition.cmp.kpt
│   │   │   │   ├── exp20_top.root_partition.cmp.logdb
│   │   │   │   ├── exp20_top.root_partition.cmp.rcfdb
│   │   │   │   ├── exp20_top.root_partition.cmp.re.rcfdb
│   │   │   │   ├── exp20_top.root_partition.map.cbp
│   │   │   │   ├── exp20_top.root_partition.map.cdb
│   │   │   │   ├── exp20_top.root_partition.map.dpi
│   │   │   │   ├── exp20_top.root_partition.map.hdb
│   │   │   │   └── exp20_top.root_partition.map.kpt
│   │   │   └── README
│   │   ├── multiplier_module.v
│   │   ├── multiply_interface.v
│   │   ├── multiply_interface.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── exp20_top_fast.vo
│   │   ├── exp20_top_modelsim.xrf
│   │   ├── exp20_top_run_msim_rtl_verilog.do
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak1
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak2
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak3
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak4
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak5
│   │   ├── exp20_top_run_msim_rtl_verilog.do.bak6
│   │   ├── exp20_top.sft
│   │   ├── exp20_top_v_fast.sdo
│   │   ├── exp20_top.vo
│   │   ├── exp20_top_v.sdo
│   │   ├── exp20_top.vt
│   │   ├── exp20_top.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── divider_interface
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── divider_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp20_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp20_top_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── fifo_module_2
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── multiplier_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── multiply_interface
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment21
│   │   ├── counter_module.asm.rpt
│   │   ├── counter_module.done
│   │   ├── counter_module.eda.rpt
│   │   ├── counter_module.fit.rpt
│   │   ├── counter_module.fit.summary
│   │   ├── counter_module.flow.rpt
│   │   ├── counter_module.map.rpt
│   │   ├── counter_module.map.summary
│   │   ├── counter_module_nativelink_simulation.rpt
│   │   ├── counter_module.pin
│   │   ├── counter_module.pof
│   │   ├── counter_module.qpf
│   │   ├── counter_module.qsf
│   │   ├── counter_module.sof
│   │   ├── counter_module.sta.rpt
│   │   ├── counter_module.sta.summary
│   │   ├── counter_module.v
│   │   ├── counter_module.v.bak
│   │   ├── db
│   │   │   ├── counter_module.(0).cnf.cdb
│   │   │   ├── counter_module.(0).cnf.hdb
│   │   │   ├── counter_module.amm.cdb
│   │   │   ├── counter_module.asm_labs.ddb
│   │   │   ├── counter_module.asm.qmsg
│   │   │   ├── counter_module.asm.rdb
│   │   │   ├── counter_module.cbx.xml
│   │   │   ├── counter_module.cmp0.ddb
│   │   │   ├── counter_module.cmp1.ddb
│   │   │   ├── counter_module.cmp.bpm
│   │   │   ├── counter_module.cmp.cdb
│   │   │   ├── counter_module.cmp.hdb
│   │   │   ├── counter_module.cmp.kpt
│   │   │   ├── counter_module.cmp.logdb
│   │   │   ├── counter_module.cmp_merge.kpt
│   │   │   ├── counter_module.cmp.rdb
│   │   │   ├── counter_module.db_info
│   │   │   ├── counter_module.eda.qmsg
│   │   │   ├── counter_module.fit.qmsg
│   │   │   ├── counter_module.hier_info
│   │   │   ├── counter_module.hif
│   │   │   ├── counter_module.idb.cdb
│   │   │   ├── counter_module.lpc.html
│   │   │   ├── counter_module.lpc.rdb
│   │   │   ├── counter_module.lpc.txt
│   │   │   ├── counter_module.map_bb.cdb
│   │   │   ├── counter_module.map_bb.hdb
│   │   │   ├── counter_module.map_bb.logdb
│   │   │   ├── counter_module.map.bpm
│   │   │   ├── counter_module.map.cdb
│   │   │   ├── counter_module.map.hdb
│   │   │   ├── counter_module.map.kpt
│   │   │   ├── counter_module.map.logdb
│   │   │   ├── counter_module.map.qmsg
│   │   │   ├── counter_module.pre_map.cdb
│   │   │   ├── counter_module.pre_map.hdb
│   │   │   ├── counter_module.rtlv.hdb
│   │   │   ├── counter_module.rtlv_sg.cdb
│   │   │   ├── counter_module.rtlv_sg_swap.cdb
│   │   │   ├── counter_module.sgdiff.cdb
│   │   │   ├── counter_module.sgdiff.hdb
│   │   │   ├── counter_module.sld_design_entry_dsc.sci
│   │   │   ├── counter_module.sld_design_entry.sci
│   │   │   ├── counter_module.smart_action.txt
│   │   │   ├── counter_module.sta_cmp.6_slow.tdb
│   │   │   ├── counter_module.sta.qmsg
│   │   │   ├── counter_module.sta.rdb
│   │   │   ├── counter_module.syn_hier_info
│   │   │   ├── counter_module.tis_db_list.ddb
│   │   │   ├── counter_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_counter_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── counter_module.db_info
│   │   │   │   ├── counter_module.root_partition.cmp.cbp
│   │   │   │   ├── counter_module.root_partition.cmp.cdb
│   │   │   │   ├── counter_module.root_partition.cmp.dfp
│   │   │   │   ├── counter_module.root_partition.cmp.hdb
│   │   │   │   ├── counter_module.root_partition.cmp.kpt
│   │   │   │   ├── counter_module.root_partition.cmp.logdb
│   │   │   │   ├── counter_module.root_partition.cmp.rcfdb
│   │   │   │   ├── counter_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── counter_module.root_partition.map.cbp
│   │   │   │   ├── counter_module.root_partition.map.cdb
│   │   │   │   ├── counter_module.root_partition.map.dpi
│   │   │   │   ├── counter_module.root_partition.map.hdb
│   │   │   │   └── counter_module.root_partition.map.kpt
│   │   │   └── README
│   │   └── simulation
│   │   └── modelsim
│   │   ├── bounce_module.v
│   │   ├── bounce_module.v.bak
│   │   ├── counter_module_fast.vo
│   │   ├── counter_module_modelsim.xrf
│   │   ├── counter_module_run_msim_rtl_verilog.do
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak1
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak2
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak3
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak4
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak5
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak6
│   │   ├── counter_module_run_msim_rtl_verilog.do.bak7
│   │   ├── counter_module.sft
│   │   ├── counter_module_v_fast.sdo
│   │   ├── counter_module.vo
│   │   ├── counter_module_v.sdo
│   │   ├── counter_module.vt
│   │   ├── counter_module.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── counter_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── counter_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment22
│   │   ├── 01-vir_key_module
│   │   │   ├── db
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   ├── prev_cmp_vir_key_module.qmsg
│   │   │   │   ├── vir_key_module.(0).cnf.cdb
│   │   │   │   ├── vir_key_module.(0).cnf.hdb
│   │   │   │   ├── vir_key_module.amm.cdb
│   │   │   │   ├── vir_key_module.asm_labs.ddb
│   │   │   │   ├── vir_key_module.asm.qmsg
│   │   │   │   ├── vir_key_module.asm.rdb
│   │   │   │   ├── vir_key_module.cbx.xml
│   │   │   │   ├── vir_key_module.cmp0.ddb
│   │   │   │   ├── vir_key_module.cmp1.ddb
│   │   │   │   ├── vir_key_module.cmp.bpm
│   │   │   │   ├── vir_key_module.cmp.cdb
│   │   │   │   ├── vir_key_module.cmp.hdb
│   │   │   │   ├── vir_key_module.cmp.kpt
│   │   │   │   ├── vir_key_module.cmp.logdb
│   │   │   │   ├── vir_key_module.cmp_merge.kpt
│   │   │   │   ├── vir_key_module.cmp.rdb
│   │   │   │   ├── vir_key_module.db_info
│   │   │   │   ├── vir_key_module.eda.qmsg
│   │   │   │   ├── vir_key_module.fit.qmsg
│   │   │   │   ├── vir_key_module.hier_info
│   │   │   │   ├── vir_key_module.hif
│   │   │   │   ├── vir_key_module.idb.cdb
│   │   │   │   ├── vir_key_module.lpc.html
│   │   │   │   ├── vir_key_module.lpc.rdb
│   │   │   │   ├── vir_key_module.lpc.txt
│   │   │   │   ├── vir_key_module.map_bb.cdb
│   │   │   │   ├── vir_key_module.map_bb.hdb
│   │   │   │   ├── vir_key_module.map_bb.logdb
│   │   │   │   ├── vir_key_module.map.bpm
│   │   │   │   ├── vir_key_module.map.cdb
│   │   │   │   ├── vir_key_module.map.hdb
│   │   │   │   ├── vir_key_module.map.kpt
│   │   │   │   ├── vir_key_module.map.logdb
│   │   │   │   ├── vir_key_module.map.qmsg
│   │   │   │   ├── vir_key_module.pre_map.cdb
│   │   │   │   ├── vir_key_module.pre_map.hdb
│   │   │   │   ├── vir_key_module.rtlv.hdb
│   │   │   │   ├── vir_key_module.rtlv_sg.cdb
│   │   │   │   ├── vir_key_module.rtlv_sg_swap.cdb
│   │   │   │   ├── vir_key_module.sgdiff.cdb
│   │   │   │   ├── vir_key_module.sgdiff.hdb
│   │   │   │   ├── vir_key_module.sld_design_entry_dsc.sci
│   │   │   │   ├── vir_key_module.sld_design_entry.sci
│   │   │   │   ├── vir_key_module.smart_action.txt
│   │   │   │   ├── vir_key_module.sta_cmp.6_slow.tdb
│   │   │   │   ├── vir_key_module.sta.qmsg
│   │   │   │   ├── vir_key_module.sta.rdb
│   │   │   │   ├── vir_key_module.syn_hier_info
│   │   │   │   ├── vir_key_module.tis_db_list.ddb
│   │   │   │   └── vir_key_module.tmw_info
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── vir_key_module.db_info
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.cbp
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.cdb
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.dfp
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.hdb
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.kpt
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.logdb
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── vir_key_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── vir_key_module.root_partition.map.cbp
│   │   │   │   │   ├── vir_key_module.root_partition.map.cdb
│   │   │   │   │   ├── vir_key_module.root_partition.map.dpi
│   │   │   │   │   ├── vir_key_module.root_partition.map.hdb
│   │   │   │   │   └── vir_key_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   ├── simulation
│   │   │   │   └── modelsim
│   │   │   │   ├── modelsim.ini
│   │   │   │   ├── msim_transcript
│   │   │   │   ├── vir_key_module_fast.vo
│   │   │   │   ├── vir_key_module_modelsim.xrf
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak1
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak2
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak3
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak4
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak5
│   │   │   │   ├── vir_key_module_run_msim_rtl_verilog.do.bak6
│   │   │   │   ├── vir_key_module.sft
│   │   │   │   ├── vir_key_module_v_fast.sdo
│   │   │   │   ├── vir_key_module.vo
│   │   │   │   ├── vir_key_module_v.sdo
│   │   │   │   ├── vir_key_module.vt
│   │   │   │   └── vir_key_module.vt.bak
│   │   │   ├── vir_key_module.asm.rpt
│   │   │   ├── vir_key_module.done
│   │   │   ├── vir_key_module.eda.rpt
│   │   │   ├── vir_key_module.fit.rpt
│   │   │   ├── vir_key_module.fit.summary
│   │   │   ├── vir_key_module.flow.rpt
│   │   │   ├── vir_key_module.map.rpt
│   │   │   ├── vir_key_module.map.summary
│   │   │   ├── vir_key_module_nativelink_simulation.rpt
│   │   │   ├── vir_key_module.pin
│   │   │   ├── vir_key_module.pof
│   │   │   ├── vir_key_module.qpf
│   │   │   ├── vir_key_module.qsf
│   │   │   ├── vir_key_module.sof
│   │   │   ├── vir_key_module.sta.rpt
│   │   │   ├── vir_key_module.sta.summary
│   │   │   ├── vir_key_module.v
│   │   │   └── vir_key_module.v.bak
│   │   └── 02-env_debounce_module
│   │   ├── db
│   │   │   ├── debounce_module.(0).cnf.cdb
│   │   │   ├── debounce_module.(0).cnf.hdb
│   │   │   ├── debounce_module.(1).cnf.cdb
│   │   │   ├── debounce_module.(1).cnf.hdb
│   │   │   ├── debounce_module.(2).cnf.cdb
│   │   │   ├── debounce_module.(2).cnf.hdb
│   │   │   ├── debounce_module.(3).cnf.cdb
│   │   │   ├── debounce_module.(3).cnf.hdb
│   │   │   ├── debounce_module.(4).cnf.cdb
│   │   │   ├── debounce_module.(4).cnf.hdb
│   │   │   ├── debounce_module.amm.cdb
│   │   │   ├── debounce_module.asm_labs.ddb
│   │   │   ├── debounce_module.asm.qmsg
│   │   │   ├── debounce_module.asm.rdb
│   │   │   ├── debounce_module.cbx.xml
│   │   │   ├── debounce_module.cmp0.ddb
│   │   │   ├── debounce_module.cmp1.ddb
│   │   │   ├── debounce_module.cmp.bpm
│   │   │   ├── debounce_module.cmp.cdb
│   │   │   ├── debounce_module.cmp.hdb
│   │   │   ├── debounce_module.cmp.kpt
│   │   │   ├── debounce_module.cmp.logdb
│   │   │   ├── debounce_module.cmp_merge.kpt
│   │   │   ├── debounce_module.cmp.rdb
│   │   │   ├── debounce_module.db_info
│   │   │   ├── debounce_module.eda.qmsg
│   │   │   ├── debounce_module.fit.qmsg
│   │   │   ├── debounce_module.hier_info
│   │   │   ├── debounce_module.hif
│   │   │   ├── debounce_module.idb.cdb
│   │   │   ├── debounce_module.lpc.html
│   │   │   ├── debounce_module.lpc.rdb
│   │   │   ├── debounce_module.lpc.txt
│   │   │   ├── debounce_module.map_bb.cdb
│   │   │   ├── debounce_module.map_bb.hdb
│   │   │   ├── debounce_module.map_bb.logdb
│   │   │   ├── debounce_module.map.bpm
│   │   │   ├── debounce_module.map.cdb
│   │   │   ├── debounce_module.map.hdb
│   │   │   ├── debounce_module.map.kpt
│   │   │   ├── debounce_module.map.logdb
│   │   │   ├── debounce_module.map.qmsg
│   │   │   ├── debounce_module.pre_map.cdb
│   │   │   ├── debounce_module.pre_map.hdb
│   │   │   ├── debounce_module.rpp.qmsg
│   │   │   ├── debounce_module.rtlv.hdb
│   │   │   ├── debounce_module.rtlv_sg.cdb
│   │   │   ├── debounce_module.rtlv_sg_swap.cdb
│   │   │   ├── debounce_module.sgate.rvd
│   │   │   ├── debounce_module.sgate_sm.rvd
│   │   │   ├── debounce_module.sgdiff.cdb
│   │   │   ├── debounce_module.sgdiff.hdb
│   │   │   ├── debounce_module.sld_design_entry_dsc.sci
│   │   │   ├── debounce_module.sld_design_entry.sci
│   │   │   ├── debounce_module.smart_action.txt
│   │   │   ├── debounce_module.smp_dump.txt
│   │   │   ├── debounce_module.sta_cmp.6_slow.tdb
│   │   │   ├── debounce_module.sta.qmsg
│   │   │   ├── debounce_module.sta.rdb
│   │   │   ├── debounce_module.syn_hier_info
│   │   │   ├── debounce_module.tis_db_list.ddb
│   │   │   ├── debounce_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_debounce_module.qmsg
│   │   ├── debounce_module
│   │   │   ├── debounce_module.v
│   │   │   ├── delay_module.v
│   │   │   ├── delay_module.v.bak
│   │   │   └── detect_module.v
│   │   ├── debounce_module.asm.rpt
│   │   ├── debounce_module_description.txt
│   │   ├── debounce_module.done
│   │   ├── debounce_module.eda.rpt
│   │   ├── debounce_module.fit.rpt
│   │   ├── debounce_module.fit.summary
│   │   ├── debounce_module.flow.rpt
│   │   ├── debounce_module.map.rpt
│   │   ├── debounce_module.map.summary
│   │   ├── debounce_module_nativelink_simulation.rpt
│   │   ├── debounce_module.pin
│   │   ├── debounce_module.pof
│   │   ├── debounce_module.qpf
│   │   ├── debounce_module.qsf
│   │   ├── debounce_module.sof
│   │   ├── debounce_module.sta.rpt
│   │   ├── debounce_module.sta.summary
│   │   ├── env_debounce_module.v
│   │   ├── env_debounce_module.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── debounce_module.db_info
│   │   │   │   ├── debounce_module.root_partition.cmp.cbp
│   │   │   │   ├── debounce_module.root_partition.cmp.cdb
│   │   │   │   ├── debounce_module.root_partition.cmp.dfp
│   │   │   │   ├── debounce_module.root_partition.cmp.hdb
│   │   │   │   ├── debounce_module.root_partition.cmp.kpt
│   │   │   │   ├── debounce_module.root_partition.cmp.logdb
│   │   │   │   ├── debounce_module.root_partition.cmp.rcfdb
│   │   │   │   ├── debounce_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── debounce_module.root_partition.map.cbp
│   │   │   │   ├── debounce_module.root_partition.map.cdb
│   │   │   │   ├── debounce_module.root_partition.map.dpi
│   │   │   │   ├── debounce_module.root_partition.map.hdb
│   │   │   │   └── debounce_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── debounce_module_fast.vo
│   │   │   ├── debounce_module_modelsim.xrf
│   │   │   ├── debounce_module_run_msim_rtl_verilog.do
│   │   │   ├── debounce_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── debounce_module.sft
│   │   │   ├── debounce_module_v_fast.sdo
│   │   │   ├── debounce_module.vo
│   │   │   ├── debounce_module_v.sdo
│   │   │   ├── env_debounce_module.vt
│   │   │   ├── env_debounce_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   └── msim_transcript
│   │   └── vir_key_module
│   │   └── vir_key_module.v
│   ├── Experiment23
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_ps2_module.qmsg
│   │   │   ├── ps2_module.(0).cnf.cdb
│   │   │   ├── ps2_module.(0).cnf.hdb
│   │   │   ├── ps2_module.(1).cnf.cdb
│   │   │   ├── ps2_module.(1).cnf.hdb
│   │   │   ├── ps2_module.(2).cnf.cdb
│   │   │   ├── ps2_module.(2).cnf.hdb
│   │   │   ├── ps2_module.amm.cdb
│   │   │   ├── ps2_module.asm_labs.ddb
│   │   │   ├── ps2_module.asm.qmsg
│   │   │   ├── ps2_module.asm.rdb
│   │   │   ├── ps2_module.cbx.xml
│   │   │   ├── ps2_module.cmp0.ddb
│   │   │   ├── ps2_module.cmp1.ddb
│   │   │   ├── ps2_module.cmp.bpm
│   │   │   ├── ps2_module.cmp.cdb
│   │   │   ├── ps2_module.cmp.hdb
│   │   │   ├── ps2_module.cmp.kpt
│   │   │   ├── ps2_module.cmp.logdb
│   │   │   ├── ps2_module.cmp_merge.kpt
│   │   │   ├── ps2_module.cmp.rdb
│   │   │   ├── ps2_module.db_info
│   │   │   ├── ps2_module.eda.qmsg
│   │   │   ├── ps2_module.fit.qmsg
│   │   │   ├── ps2_module.hier_info
│   │   │   ├── ps2_module.hif
│   │   │   ├── ps2_module.idb.cdb
│   │   │   ├── ps2_module.lpc.html
│   │   │   ├── ps2_module.lpc.rdb
│   │   │   ├── ps2_module.lpc.txt
│   │   │   ├── ps2_module.map_bb.cdb
│   │   │   ├── ps2_module.map_bb.hdb
│   │   │   ├── ps2_module.map_bb.logdb
│   │   │   ├── ps2_module.map.bpm
│   │   │   ├── ps2_module.map.cdb
│   │   │   ├── ps2_module.map.hdb
│   │   │   ├── ps2_module.map.kpt
│   │   │   ├── ps2_module.map.logdb
│   │   │   ├── ps2_module.map.qmsg
│   │   │   ├── ps2_module.pre_map.cdb
│   │   │   ├── ps2_module.pre_map.hdb
│   │   │   ├── ps2_module.rtlv.hdb
│   │   │   ├── ps2_module.rtlv_sg.cdb
│   │   │   ├── ps2_module.rtlv_sg_swap.cdb
│   │   │   ├── ps2_module.sgdiff.cdb
│   │   │   ├── ps2_module.sgdiff.hdb
│   │   │   ├── ps2_module.sld_design_entry_dsc.sci
│   │   │   ├── ps2_module.sld_design_entry.sci
│   │   │   ├── ps2_module.smart_action.txt
│   │   │   ├── ps2_module.sta_cmp.6_slow.tdb
│   │   │   ├── ps2_module.sta.qmsg
│   │   │   ├── ps2_module.sta.rdb
│   │   │   ├── ps2_module.syn_hier_info
│   │   │   └── ps2_module.tis_db_list.ddb
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── ps2_module.db_info
│   │   │   │   ├── ps2_module.root_partition.cmp.cbp
│   │   │   │   ├── ps2_module.root_partition.cmp.cdb
│   │   │   │   ├── ps2_module.root_partition.cmp.dfp
│   │   │   │   ├── ps2_module.root_partition.cmp.hdb
│   │   │   │   ├── ps2_module.root_partition.cmp.kpt
│   │   │   │   ├── ps2_module.root_partition.cmp.logdb
│   │   │   │   ├── ps2_module.root_partition.cmp.rcfdb
│   │   │   │   ├── ps2_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── ps2_module.root_partition.map.cbp
│   │   │   │   ├── ps2_module.root_partition.map.cdb
│   │   │   │   ├── ps2_module.root_partition.map.dpi
│   │   │   │   ├── ps2_module.root_partition.map.hdb
│   │   │   │   └── ps2_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── ps2_module
│   │   │   ├── db
│   │   │   │   ├── detect_module.(0).cnf.cdb
│   │   │   │   ├── detect_module.(0).cnf.hdb
│   │   │   │   ├── detect_module.amm.cdb
│   │   │   │   ├── detect_module.asm_labs.ddb
│   │   │   │   ├── detect_module.asm.qmsg
│   │   │   │   ├── detect_module.asm.rdb
│   │   │   │   ├── detect_module.cbx.xml
│   │   │   │   ├── detect_module.cmp0.ddb
│   │   │   │   ├── detect_module.cmp2.ddb
│   │   │   │   ├── detect_module.cmp.bpm
│   │   │   │   ├── detect_module.cmp.cbp
│   │   │   │   ├── detect_module.cmp.cdb
│   │   │   │   ├── detect_module.cmp.hdb
│   │   │   │   ├── detect_module.cmp.kpt
│   │   │   │   ├── detect_module.cmp.logdb
│   │   │   │   ├── detect_module.cmp_merge.kpt
│   │   │   │   ├── detect_module.cmp.rdb
│   │   │   │   ├── detect_module.cmp.tdb
│   │   │   │   ├── detect_module.db_info
│   │   │   │   ├── detect_module.fit.qmsg
│   │   │   │   ├── detect_module.hier_info
│   │   │   │   ├── detect_module.hif
│   │   │   │   ├── detect_module.idb.cdb
│   │   │   │   ├── detect_module.lpc.html
│   │   │   │   ├── detect_module.lpc.rdb
│   │   │   │   ├── detect_module.lpc.txt
│   │   │   │   ├── detect_module.map_bb.cdb
│   │   │   │   ├── detect_module.map_bb.hdb
│   │   │   │   ├── detect_module.map_bb.logdb
│   │   │   │   ├── detect_module.map.bpm
│   │   │   │   ├── detect_module.map.cdb
│   │   │   │   ├── detect_module.map.hdb
│   │   │   │   ├── detect_module.map.kpt
│   │   │   │   ├── detect_module.map.logdb
│   │   │   │   ├── detect_module.map.qmsg
│   │   │   │   ├── detect_module.pre_map.cdb
│   │   │   │   ├── detect_module.pre_map.hdb
│   │   │   │   ├── detect_module.rtlv.hdb
│   │   │   │   ├── detect_module.rtlv_sg.cdb
│   │   │   │   ├── detect_module.rtlv_sg_swap.cdb
│   │   │   │   ├── detect_module.sgdiff.cdb
│   │   │   │   ├── detect_module.sgdiff.hdb
│   │   │   │   ├── detect_module.sld_design_entry_dsc.sci
│   │   │   │   ├── detect_module.sld_design_entry.sci
│   │   │   │   ├── detect_module.smart_action.txt
│   │   │   │   ├── detect_module.syn_hier_info
│   │   │   │   ├── detect_module.tan.qmsg
│   │   │   │   ├── detect_module.tis_db_list.ddb
│   │   │   │   ├── detect_module.tmw_info
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   ├── prev_cmp_detect_module.qmsg
│   │   │   │   ├── prev_cmp_ps2_decode_module.qmsg
│   │   │   │   ├── prev_cmp_ps2_module.qmsg
│   │   │   │   ├── ps2_decode_module.(0).cnf.cdb
│   │   │   │   ├── ps2_decode_module.(0).cnf.hdb
│   │   │   │   ├── ps2_decode_module.amm.cdb
│   │   │   │   ├── ps2_decode_module.asm_labs.ddb
│   │   │   │   ├── ps2_decode_module.asm.qmsg
│   │   │   │   ├── ps2_decode_module.asm.rdb
│   │   │   │   ├── ps2_decode_module.cbx.xml
│   │   │   │   ├── ps2_decode_module.cmp0.ddb
│   │   │   │   ├── ps2_decode_module.cmp2.ddb
│   │   │   │   ├── ps2_decode_module.cmp.bpm
│   │   │   │   ├── ps2_decode_module.cmp.cbp
│   │   │   │   ├── ps2_decode_module.cmp.cdb
│   │   │   │   ├── ps2_decode_module.cmp.hdb
│   │   │   │   ├── ps2_decode_module.cmp.kpt
│   │   │   │   ├── ps2_decode_module.cmp.logdb
│   │   │   │   ├── ps2_decode_module.cmp_merge.kpt
│   │   │   │   ├── ps2_decode_module.cmp.rdb
│   │   │   │   ├── ps2_decode_module.cmp.tdb
│   │   │   │   ├── ps2_decode_module.db_info
│   │   │   │   ├── ps2_decode_module.fit.qmsg
│   │   │   │   ├── ps2_decode_module.hier_info
│   │   │   │   ├── ps2_decode_module.hif
│   │   │   │   ├── ps2_decode_module.idb.cdb
│   │   │   │   ├── ps2_decode_module.lpc.html
│   │   │   │   ├── ps2_decode_module.lpc.rdb
│   │   │   │   ├── ps2_decode_module.lpc.txt
│   │   │   │   ├── ps2_decode_module.map_bb.cdb
│   │   │   │   ├── ps2_decode_module.map_bb.hdb
│   │   │   │   ├── ps2_decode_module.map_bb.logdb
│   │   │   │   ├── ps2_decode_module.map.bpm
│   │   │   │   ├── ps2_decode_module.map.cbp
│   │   │   │   ├── ps2_decode_module.map.cdb
│   │   │   │   ├── ps2_decode_module.map.hdb
│   │   │   │   ├── ps2_decode_module.map.kpt
│   │   │   │   ├── ps2_decode_module.map.logdb
│   │   │   │   ├── ps2_decode_module.map.qmsg
│   │   │   │   ├── ps2_decode_module.pre_map.cdb
│   │   │   │   ├── ps2_decode_module.pre_map.hdb
│   │   │   │   ├── ps2_decode_module.rtlv.hdb
│   │   │   │   ├── ps2_decode_module.rtlv_sg.cdb
│   │   │   │   ├── ps2_decode_module.rtlv_sg_swap.cdb
│   │   │   │   ├── ps2_decode_module.sgdiff.cdb
│   │   │   │   ├── ps2_decode_module.sgdiff.hdb
│   │   │   │   ├── ps2_decode_module.sld_design_entry_dsc.sci
│   │   │   │   ├── ps2_decode_module.sld_design_entry.sci
│   │   │   │   ├── ps2_decode_module.smart_action.txt
│   │   │   │   ├── ps2_decode_module.syn_hier_info
│   │   │   │   ├── ps2_decode_module.tan.qmsg
│   │   │   │   ├── ps2_decode_module.tis_db_list.ddb
│   │   │   │   ├── ps2_decode_module.tmw_info
│   │   │   │   ├── ps2_module.(0).cnf.cdb
│   │   │   │   ├── ps2_module.(0).cnf.hdb
│   │   │   │   ├── ps2_module.(1).cnf.cdb
│   │   │   │   ├── ps2_module.(1).cnf.hdb
│   │   │   │   ├── ps2_module.(2).cnf.cdb
│   │   │   │   ├── ps2_module.(2).cnf.hdb
│   │   │   │   ├── ps2_module.amm.cdb
│   │   │   │   ├── ps2_module.asm_labs.ddb
│   │   │   │   ├── ps2_module.asm.qmsg
│   │   │   │   ├── ps2_module.asm.rdb
│   │   │   │   ├── ps2_module.cbx.xml
│   │   │   │   ├── ps2_module.cmp0.ddb
│   │   │   │   ├── ps2_module.cmp2.ddb
│   │   │   │   ├── ps2_module.cmp.bpm
│   │   │   │   ├── ps2_module.cmp.cbp
│   │   │   │   ├── ps2_module.cmp.cdb
│   │   │   │   ├── ps2_module.cmp.hdb
│   │   │   │   ├── ps2_module.cmp.kpt
│   │   │   │   ├── ps2_module.cmp.logdb
│   │   │   │   ├── ps2_module.cmp_merge.kpt
│   │   │   │   ├── ps2_module.cmp.rdb
│   │   │   │   ├── ps2_module.cmp.tdb
│   │   │   │   ├── ps2_module.db_info
│   │   │   │   ├── ps2_module.fit.qmsg
│   │   │   │   ├── ps2_module.hier_info
│   │   │   │   ├── ps2_module.hif
│   │   │   │   ├── ps2_module.idb.cdb
│   │   │   │   ├── ps2_module.lpc.html
│   │   │   │   ├── ps2_module.lpc.rdb
│   │   │   │   ├── ps2_module.lpc.txt
│   │   │   │   ├── ps2_module.map_bb.cdb
│   │   │   │   ├── ps2_module.map_bb.hdb
│   │   │   │   ├── ps2_module.map_bb.logdb
│   │   │   │   ├── ps2_module.map.bpm
│   │   │   │   ├── ps2_module.map.cbp
│   │   │   │   ├── ps2_module.map.cdb
│   │   │   │   ├── ps2_module.map.hdb
│   │   │   │   ├── ps2_module.map.kpt
│   │   │   │   ├── ps2_module.map.logdb
│   │   │   │   ├── ps2_module.map.qmsg
│   │   │   │   ├── ps2_module.pre_map.cdb
│   │   │   │   ├── ps2_module.pre_map.hdb
│   │   │   │   ├── ps2_module.rpp.qmsg
│   │   │   │   ├── ps2_module.rtlv.hdb
│   │   │   │   ├── ps2_module.rtlv_sg.cdb
│   │   │   │   ├── ps2_module.rtlv_sg_swap.cdb
│   │   │   │   ├── ps2_module.sgate.rvd
│   │   │   │   ├── ps2_module.sgate_sm.rvd
│   │   │   │   ├── ps2_module.sgdiff.cdb
│   │   │   │   ├── ps2_module.sgdiff.hdb
│   │   │   │   ├── ps2_module.sld_design_entry_dsc.sci
│   │   │   │   ├── ps2_module.sld_design_entry.sci
│   │   │   │   ├── ps2_module.smart_action.txt
│   │   │   │   ├── ps2_module.syn_hier_info
│   │   │   │   ├── ps2_module.tan.qmsg
│   │   │   │   ├── ps2_module.tis_db_list.ddb
│   │   │   │   └── ps2_module.tmw_info
│   │   │   ├── detect_module.asm.rpt
│   │   │   ├── detect_module.done
│   │   │   ├── detect_module.fit.rpt
│   │   │   ├── detect_module.fit.summary
│   │   │   ├── detect_module.flow.rpt
│   │   │   ├── detect_module.map.rpt
│   │   │   ├── detect_module.map.summary
│   │   │   ├── detect_module.pin
│   │   │   ├── detect_module.pof
│   │   │   ├── detect_module.qpf
│   │   │   ├── detect_module.qsf
│   │   │   ├── detect_module.sof
│   │   │   ├── detect_module.tan.rpt
│   │   │   ├── detect_module.tan.summary
│   │   │   ├── detect_module.v
│   │   │   ├── detect_module.v.bak
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── detect_module.db_info
│   │   │   │   │   ├── detect_module.root_partition.cmp.cdb
│   │   │   │   │   ├── detect_module.root_partition.cmp.dfp
│   │   │   │   │   ├── detect_module.root_partition.cmp.hdb
│   │   │   │   │   ├── detect_module.root_partition.cmp.kpt
│   │   │   │   │   ├── detect_module.root_partition.cmp.logdb
│   │   │   │   │   ├── detect_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── detect_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── detect_module.root_partition.map.cdb
│   │   │   │   │   ├── detect_module.root_partition.map.dpi
│   │   │   │   │   ├── detect_module.root_partition.map.hdb
│   │   │   │   │   ├── detect_module.root_partition.map.kpt
│   │   │   │   │   ├── ps2_decode_module.db_info
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.cdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.dfp
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.hdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.kpt
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.logdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.map.cdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.map.dpi
│   │   │   │   │   ├── ps2_decode_module.root_partition.map.hdb
│   │   │   │   │   ├── ps2_decode_module.root_partition.map.kpt
│   │   │   │   │   ├── ps2_module.db_info
│   │   │   │   │   ├── ps2_module.root_partition.cmp.cdb
│   │   │   │   │   ├── ps2_module.root_partition.cmp.dfp
│   │   │   │   │   ├── ps2_module.root_partition.cmp.hdb
│   │   │   │   │   ├── ps2_module.root_partition.cmp.kpt
│   │   │   │   │   ├── ps2_module.root_partition.cmp.logdb
│   │   │   │   │   ├── ps2_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── ps2_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── ps2_module.root_partition.map.cdb
│   │   │   │   │   ├── ps2_module.root_partition.map.dpi
│   │   │   │   │   ├── ps2_module.root_partition.map.hdb
│   │   │   │   │   └── ps2_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   ├── ps2_decode_module.asm.rpt
│   │   │   ├── ps2_decode_module.done
│   │   │   ├── ps2_decode_module.fit.rpt
│   │   │   ├── ps2_decode_module.fit.summary
│   │   │   ├── ps2_decode_module.flow.rpt
│   │   │   ├── ps2_decode_module.map.rpt
│   │   │   ├── ps2_decode_module.map.summary
│   │   │   ├── ps2_decode_module.pin
│   │   │   ├── ps2_decode_module.pof
│   │   │   ├── ps2_decode_module.qpf
│   │   │   ├── ps2_decode_module.qsf
│   │   │   ├── ps2_decode_module.sof
│   │   │   ├── ps2_decode_module.tan.rpt
│   │   │   ├── ps2_decode_module.tan.summary
│   │   │   ├── ps2_decode_module.v
│   │   │   ├── ps2_decode_module.v.bak
│   │   │   ├── ps2_module.asm.rpt
│   │   │   ├── ps2_module.cdf
│   │   │   ├── ps2_module.done
│   │   │   ├── ps2_module.dpf
│   │   │   ├── ps2_module.fit.rpt
│   │   │   ├── ps2_module.fit.summary
│   │   │   ├── ps2_module.flow.rpt
│   │   │   ├── ps2_module.map.rpt
│   │   │   ├── ps2_module.map.summary
│   │   │   ├── ps2_module.pin
│   │   │   ├── ps2_module.pof
│   │   │   ├── ps2_module.qpf
│   │   │   ├── ps2_module.qsf
│   │   │   ├── ps2_module.sof
│   │   │   ├── ps2_module.tan.rpt
│   │   │   ├── ps2_module.tan.summary
│   │   │   ├── ps2_module.v
│   │   │   ├── ps2_module.v.bak
│   │   │   └── transcript
│   │   ├── ps2_module.asm.rpt
│   │   ├── ps2_module.done
│   │   ├── ps2_module.eda.rpt
│   │   ├── ps2_module.fit.rpt
│   │   ├── ps2_module.fit.summary
│   │   ├── ps2_module.flow.rpt
│   │   ├── ps2_module.map.rpt
│   │   ├── ps2_module.map.summary
│   │   ├── ps2_module_nativelink_simulation.rpt
│   │   ├── ps2_module.pin
│   │   ├── ps2_module.pof
│   │   ├── ps2_module.qpf
│   │   ├── ps2_module.qsf
│   │   ├── ps2_module.sof
│   │   ├── ps2_module.sta.rpt
│   │   ├── ps2_module.sta.summary
│   │   └── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── ps2_module_fast.vo
│   │   ├── ps2_module_modelsim.xrf
│   │   ├── ps2_module_run_msim_rtl_verilog.do
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak1
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak10
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak11
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak2
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak3
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak4
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak5
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak6
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak7
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak8
│   │   ├── ps2_module_run_msim_rtl_verilog.do.bak9
│   │   ├── ps2_module.sft
│   │   ├── ps2_module_v_fast.sdo
│   │   ├── ps2_module.vo
│   │   ├── ps2_module_v.sdo
│   │   ├── ps2_module.vt
│   │   ├── ps2_module.vt.bak
│   │   └── rtl_work
│   │   ├── detect_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _info
│   │   ├── ps2_decode_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── ps2_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── ps2_module_simulation
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _temp
│   │   └── _vmake
│   ├── Experiment24
│   │   ├── 01-tx_module
│   │   │   └── tx_module
│   │   │   ├── db
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   ├── prev_cmp_tx_module.qmsg
│   │   │   │   ├── tx_module.(0).cnf.cdb
│   │   │   │   ├── tx_module.(0).cnf.hdb
│   │   │   │   ├── tx_module.(1).cnf.cdb
│   │   │   │   ├── tx_module.(1).cnf.hdb
│   │   │   │   ├── tx_module.(2).cnf.cdb
│   │   │   │   ├── tx_module.(2).cnf.hdb
│   │   │   │   ├── tx_module.amm.cdb
│   │   │   │   ├── tx_module.asm_labs.ddb
│   │   │   │   ├── tx_module.asm.qmsg
│   │   │   │   ├── tx_module.asm.rdb
│   │   │   │   ├── tx_module.cbx.xml
│   │   │   │   ├── tx_module.cmp0.ddb
│   │   │   │   ├── tx_module.cmp1.ddb
│   │   │   │   ├── tx_module.cmp2.ddb
│   │   │   │   ├── tx_module.cmp.bpm
│   │   │   │   ├── tx_module.cmp.cdb
│   │   │   │   ├── tx_module.cmp.hdb
│   │   │   │   ├── tx_module.cmp.kpt
│   │   │   │   ├── tx_module.cmp.logdb
│   │   │   │   ├── tx_module.cmp_merge.kpt
│   │   │   │   ├── tx_module.cmp.rdb
│   │   │   │   ├── tx_module.db_info
│   │   │   │   ├── tx_module.eda.qmsg
│   │   │   │   ├── tx_module.fit.qmsg
│   │   │   │   ├── tx_module.hier_info
│   │   │   │   ├── tx_module.hif
│   │   │   │   ├── tx_module.idb.cdb
│   │   │   │   ├── tx_module.lpc.html
│   │   │   │   ├── tx_module.lpc.rdb
│   │   │   │   ├── tx_module.lpc.txt
│   │   │   │   ├── tx_module.map_bb.cdb
│   │   │   │   ├── tx_module.map_bb.hdb
│   │   │   │   ├── tx_module.map_bb.logdb
│   │   │   │   ├── tx_module.map.bpm
│   │   │   │   ├── tx_module.map.cdb
│   │   │   │   ├── tx_module.map.hdb
│   │   │   │   ├── tx_module.map.kpt
│   │   │   │   ├── tx_module.map.logdb
│   │   │   │   ├── tx_module.map.qmsg
│   │   │   │   ├── tx_module.pre_map.cdb
│   │   │   │   ├── tx_module.pre_map.hdb
│   │   │   │   ├── tx_module.rtlv.hdb
│   │   │   │   ├── tx_module.rtlv_sg.cdb
│   │   │   │   ├── tx_module.rtlv_sg_swap.cdb
│   │   │   │   ├── tx_module.sgdiff.cdb
│   │   │   │   ├── tx_module.sgdiff.hdb
│   │   │   │   ├── tx_module.sld_design_entry_dsc.sci
│   │   │   │   ├── tx_module.sld_design_entry.sci
│   │   │   │   ├── tx_module.smart_action.txt
│   │   │   │   ├── tx_module.sta_cmp.8_slow.tdb
│   │   │   │   ├── tx_module.sta.qmsg
│   │   │   │   ├── tx_module.sta.rdb
│   │   │   │   ├── tx_module.syn_hier_info
│   │   │   │   ├── tx_module.tis_db_list.ddb
│   │   │   │   └── tx_module.tmw_info
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── tx_module.db_info
│   │   │   │   │   ├── tx_module.root_partition.cmp.cbp
│   │   │   │   │   ├── tx_module.root_partition.cmp.cdb
│   │   │   │   │   ├── tx_module.root_partition.cmp.dfp
│   │   │   │   │   ├── tx_module.root_partition.cmp.hdb
│   │   │   │   │   ├── tx_module.root_partition.cmp.kpt
│   │   │   │   │   ├── tx_module.root_partition.cmp.logdb
│   │   │   │   │   ├── tx_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── tx_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── tx_module.root_partition.map.cbp
│   │   │   │   │   ├── tx_module.root_partition.map.cdb
│   │   │   │   │   ├── tx_module.root_partition.map.dpi
│   │   │   │   │   ├── tx_module.root_partition.map.hdb
│   │   │   │   │   └── tx_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   ├── simulation
│   │   │   │   └── modelsim
│   │   │   │   ├── modelsim.ini
│   │   │   │   ├── msim_transcript
│   │   │   │   ├── rtl_work
│   │   │   │   │   ├── _info
│   │   │   │   │   ├── _temp
│   │   │   │   │   ├── tx_bps_module
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── tx_control_module
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── tx_module
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── tx_module_simulation
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   └── _vmake
│   │   │   │   ├── tx_module_fast.vo
│   │   │   │   ├── tx_module_modelsim.xrf
│   │   │   │   ├── tx_module_run_msim_rtl_verilog.do
│   │   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak
│   │   │   │   ├── tx_module.sft
│   │   │   │   ├── tx_module_v_fast.sdo
│   │   │   │   ├── tx_module.vo
│   │   │   │   ├── tx_module_v.sdo
│   │   │   │   ├── tx_module.vt
│   │   │   │   ├── tx_module.vt.bak
│   │   │   │   └── vsim.wlf
│   │   │   ├── transcript
│   │   │   ├── tx_bps_module.v
│   │   │   ├── tx_bps_module.v.bak
│   │   │   ├── tx_control_module.v
│   │   │   ├── tx_control_module.v.bak
│   │   │   ├── tx_module.asm.rpt
│   │   │   ├── tx_module_assignment_defaults.qdf
│   │   │   ├── tx_module.done
│   │   │   ├── tx_module.eda.rpt
│   │   │   ├── tx_module.fit.rpt
│   │   │   ├── tx_module.fit.summary
│   │   │   ├── tx_module.flow.rpt
│   │   │   ├── tx_module.map.rpt
│   │   │   ├── tx_module.map.summary
│   │   │   ├── tx_module_nativelink_simulation.rpt
│   │   │   ├── tx_module.pin
│   │   │   ├── tx_module.pof
│   │   │   ├── tx_module.qpf
│   │   │   ├── tx_module.qsf
│   │   │   ├── tx_module.sof
│   │   │   ├── tx_module.sta.rpt
│   │   │   ├── tx_module.sta.summary
│   │   │   ├── tx_module.tan.rpt
│   │   │   ├── tx_module.tan.summary
│   │   │   ├── tx_module.v
│   │   │   └── tx_module.v.bak
│   │   └── 02-enr_rx_module
│   │   ├── db
│   │   │   ├── env_rx_module.(0).cnf.cdb
│   │   │   ├── env_rx_module.(0).cnf.hdb
│   │   │   ├── env_rx_module.(1).cnf.cdb
│   │   │   ├── env_rx_module.(1).cnf.hdb
│   │   │   ├── env_rx_module.(2).cnf.cdb
│   │   │   ├── env_rx_module.(2).cnf.hdb
│   │   │   ├── env_rx_module.(3).cnf.cdb
│   │   │   ├── env_rx_module.(3).cnf.hdb
│   │   │   ├── env_rx_module.(4).cnf.cdb
│   │   │   ├── env_rx_module.(4).cnf.hdb
│   │   │   ├── env_rx_module.(5).cnf.cdb
│   │   │   ├── env_rx_module.(5).cnf.hdb
│   │   │   ├── env_rx_module.(6).cnf.cdb
│   │   │   ├── env_rx_module.(6).cnf.hdb
│   │   │   ├── env_rx_module.(7).cnf.cdb
│   │   │   ├── env_rx_module.(7).cnf.hdb
│   │   │   ├── env_rx_module.ae.hdb
│   │   │   ├── env_rx_module.amm.cdb
│   │   │   ├── env_rx_module.asm_labs.ddb
│   │   │   ├── env_rx_module.asm.qmsg
│   │   │   ├── env_rx_module.asm.rdb
│   │   │   ├── env_rx_module.cbx.xml
│   │   │   ├── env_rx_module.cmp0.ddb
│   │   │   ├── env_rx_module.cmp1.ddb
│   │   │   ├── env_rx_module.cmp.bpm
│   │   │   ├── env_rx_module.cmp.cdb
│   │   │   ├── env_rx_module.cmp.hdb
│   │   │   ├── env_rx_module.cmp.kpt
│   │   │   ├── env_rx_module.cmp.logdb
│   │   │   ├── env_rx_module.cmp_merge.kpt
│   │   │   ├── env_rx_module.cmp.rdb
│   │   │   ├── env_rx_module.db_info
│   │   │   ├── env_rx_module.eda.qmsg
│   │   │   ├── env_rx_module.fit.qmsg
│   │   │   ├── env_rx_module.hier_info
│   │   │   ├── env_rx_module.hif
│   │   │   ├── env_rx_module.idb.cdb
│   │   │   ├── env_rx_module.lpc.html
│   │   │   ├── env_rx_module.lpc.rdb
│   │   │   ├── env_rx_module.lpc.txt
│   │   │   ├── env_rx_module.map_bb.cdb
│   │   │   ├── env_rx_module.map_bb.hdb
│   │   │   ├── env_rx_module.map_bb.logdb
│   │   │   ├── env_rx_module.map.bpm
│   │   │   ├── env_rx_module.map.cdb
│   │   │   ├── env_rx_module.map.hdb
│   │   │   ├── env_rx_module.map.kpt
│   │   │   ├── env_rx_module.map.logdb
│   │   │   ├── env_rx_module.map.qmsg
│   │   │   ├── env_rx_module.pre_map.cdb
│   │   │   ├── env_rx_module.pre_map.hdb
│   │   │   ├── env_rx_module.rpp.qmsg
│   │   │   ├── env_rx_module.rtlv.hdb
│   │   │   ├── env_rx_module.rtlv_sg.cdb
│   │   │   ├── env_rx_module.rtlv_sg_swap.cdb
│   │   │   ├── env_rx_module.sgate.rvd
│   │   │   ├── env_rx_module.sgate_sm.rvd
│   │   │   ├── env_rx_module.sgdiff.cdb
│   │   │   ├── env_rx_module.sgdiff.hdb
│   │   │   ├── env_rx_module.sld_design_entry_dsc.sci
│   │   │   ├── env_rx_module.sld_design_entry.sci
│   │   │   ├── env_rx_module.smart_action.txt
│   │   │   ├── env_rx_module.sta_cmp.6_slow.tdb
│   │   │   ├── env_rx_module.sta.qmsg
│   │   │   ├── env_rx_module.sta.rdb
│   │   │   ├── env_rx_module.syn_hier_info
│   │   │   ├── env_rx_module.tis_db_list.ddb
│   │   │   ├── env_rx_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_env_rx_module.qmsg
│   │   ├── env_rx_module.asm.rpt
│   │   ├── env_rx_module.done
│   │   ├── env_rx_module.eda.rpt
│   │   ├── env_rx_module.fit.rpt
│   │   ├── env_rx_module.fit.summary
│   │   ├── env_rx_module.flow.rpt
│   │   ├── env_rx_module.map.rpt
│   │   ├── env_rx_module.map.summary
│   │   ├── env_rx_module_nativelink_simulation.rpt
│   │   ├── env_rx_module.pin
│   │   ├── env_rx_module.pof
│   │   ├── env_rx_module.qpf
│   │   ├── env_rx_module.qsf
│   │   ├── env_rx_module.sof
│   │   ├── env_rx_module.sta.rpt
│   │   ├── env_rx_module.sta.summary
│   │   ├── env_rx_module.v
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── env_rx_module.db_info
│   │   │   │   ├── env_rx_module.root_partition.cmp.cbp
│   │   │   │   ├── env_rx_module.root_partition.cmp.cdb
│   │   │   │   ├── env_rx_module.root_partition.cmp.dfp
│   │   │   │   ├── env_rx_module.root_partition.cmp.hdb
│   │   │   │   ├── env_rx_module.root_partition.cmp.kpt
│   │   │   │   ├── env_rx_module.root_partition.cmp.logdb
│   │   │   │   ├── env_rx_module.root_partition.cmp.rcfdb
│   │   │   │   ├── env_rx_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── env_rx_module.root_partition.map.cbp
│   │   │   │   ├── env_rx_module.root_partition.map.cdb
│   │   │   │   ├── env_rx_module.root_partition.map.dpi
│   │   │   │   ├── env_rx_module.root_partition.map.hdb
│   │   │   │   └── env_rx_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── rx_module
│   │   │   ├── db
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   ├── rx_module.(0).cnf.cdb
│   │   │   │   ├── rx_module.(0).cnf.hdb
│   │   │   │   ├── rx_module.(1).cnf.cdb
│   │   │   │   ├── rx_module.(1).cnf.hdb
│   │   │   │   ├── rx_module.(2).cnf.cdb
│   │   │   │   ├── rx_module.(2).cnf.hdb
│   │   │   │   ├── rx_module.(3).cnf.cdb
│   │   │   │   ├── rx_module.(3).cnf.hdb
│   │   │   │   ├── rx_module.amm.cdb
│   │   │   │   ├── rx_module.asm_labs.ddb
│   │   │   │   ├── rx_module.asm.qmsg
│   │   │   │   ├── rx_module.asm.rdb
│   │   │   │   ├── rx_module.cbx.xml
│   │   │   │   ├── rx_module.cmp0.ddb
│   │   │   │   ├── rx_module.cmp2.ddb
│   │   │   │   ├── rx_module.cmp.bpm
│   │   │   │   ├── rx_module.cmp.cbp
│   │   │   │   ├── rx_module.cmp.cdb
│   │   │   │   ├── rx_module.cmp.hdb
│   │   │   │   ├── rx_module.cmp.kpt
│   │   │   │   ├── rx_module.cmp.logdb
│   │   │   │   ├── rx_module.cmp_merge.kpt
│   │   │   │   ├── rx_module.cmp.rdb
│   │   │   │   ├── rx_module.cmp.tdb
│   │   │   │   ├── rx_module.db_info
│   │   │   │   ├── rx_module.fit.qmsg
│   │   │   │   ├── rx_module.hier_info
│   │   │   │   ├── rx_module.hif
│   │   │   │   ├── rx_module.idb.cdb
│   │   │   │   ├── rx_module.lpc.html
│   │   │   │   ├── rx_module.lpc.rdb
│   │   │   │   ├── rx_module.lpc.txt
│   │   │   │   ├── rx_module.map_bb.cdb
│   │   │   │   ├── rx_module.map_bb.hdb
│   │   │   │   ├── rx_module.map_bb.logdb
│   │   │   │   ├── rx_module.map.bpm
│   │   │   │   ├── rx_module.map.cdb
│   │   │   │   ├── rx_module.map.hdb
│   │   │   │   ├── rx_module.map.kpt
│   │   │   │   ├── rx_module.map.logdb
│   │   │   │   ├── rx_module.map.qmsg
│   │   │   │   ├── rx_module.pre_map.cdb
│   │   │   │   ├── rx_module.pre_map.hdb
│   │   │   │   ├── rx_module.rpp.qmsg
│   │   │   │   ├── rx_module.rtlv.hdb
│   │   │   │   ├── rx_module.rtlv_sg.cdb
│   │   │   │   ├── rx_module.rtlv_sg_swap.cdb
│   │   │   │   ├── rx_module.sgate.rvd
│   │   │   │   ├── rx_module.sgate_sm.rvd
│   │   │   │   ├── rx_module.sgdiff.cdb
│   │   │   │   ├── rx_module.sgdiff.hdb
│   │   │   │   ├── rx_module.sld_design_entry_dsc.sci
│   │   │   │   ├── rx_module.sld_design_entry.sci
│   │   │   │   ├── rx_module.smart_action.txt
│   │   │   │   ├── rx_module.syn_hier_info
│   │   │   │   ├── rx_module.tan.qmsg
│   │   │   │   ├── rx_module.tis_db_list.ddb
│   │   │   │   └── rx_module.tmw_info
│   │   │   ├── detect_module.v
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── rx_module.db_info
│   │   │   │   │   ├── rx_module.root_partition.cmp.cdb
│   │   │   │   │   ├── rx_module.root_partition.cmp.dfp
│   │   │   │   │   ├── rx_module.root_partition.cmp.hdb
│   │   │   │   │   ├── rx_module.root_partition.cmp.kpt
│   │   │   │   │   ├── rx_module.root_partition.cmp.logdb
│   │   │   │   │   ├── rx_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── rx_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── rx_module.root_partition.map.cdb
│   │   │   │   │   ├── rx_module.root_partition.map.dpi
│   │   │   │   │   ├── rx_module.root_partition.map.hdb
│   │   │   │   │   └── rx_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   ├── rx_bps_module.v
│   │   │   ├── rx_bps_module.v.bak
│   │   │   ├── rx_control_module.v
│   │   │   ├── rx_module.asm.rpt
│   │   │   ├── rx_module.done
│   │   │   ├── rx_module.fit.rpt
│   │   │   ├── rx_module.fit.summary
│   │   │   ├── rx_module.flow.rpt
│   │   │   ├── rx_module.map.rpt
│   │   │   ├── rx_module.map.summary
│   │   │   ├── rx_module.pin
│   │   │   ├── rx_module.pof
│   │   │   ├── rx_module.qpf
│   │   │   ├── rx_module.qsf
│   │   │   ├── rx_module.sof
│   │   │   ├── rx_module.tan.rpt
│   │   │   ├── rx_module.tan.summary
│   │   │   ├── rx_module.v
│   │   │   ├── rx_module.v.bak
│   │   │   └── transcript
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── env_rx_module_fast.vo
│   │   │   ├── env_rx_module_modelsim.xrf
│   │   │   ├── env_rx_module_run_msim_rtl_verilog.do
│   │   │   ├── env_rx_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── env_rx_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── env_rx_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── env_rx_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── env_rx_module.sft
│   │   │   ├── env_rx_module_v_fast.sdo
│   │   │   ├── env_rx_module.vo
│   │   │   ├── env_rx_module_v.sdo
│   │   │   ├── env_rx_module.vt
│   │   │   ├── env_rx_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── detect_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── env_rx_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── env_rx_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── rx_bps_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── rx_control_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── rx_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   ├── tx_bps_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── tx_control_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── tx_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── Verilog1.v
│   ├── Experiment25
│   │   ├── db
│   │   │   ├── function_module.(0).cnf.cdb
│   │   │   ├── function_module.(0).cnf.hdb
│   │   │   ├── function_module.amm.cdb
│   │   │   ├── function_module.asm_labs.ddb
│   │   │   ├── function_module.asm.qmsg
│   │   │   ├── function_module.asm.rdb
│   │   │   ├── function_module.cbx.xml
│   │   │   ├── function_module.cmp0.ddb
│   │   │   ├── function_module.cmp1.ddb
│   │   │   ├── function_module.cmp.bpm
│   │   │   ├── function_module.cmp.cdb
│   │   │   ├── function_module.cmp.hdb
│   │   │   ├── function_module.cmp.kpt
│   │   │   ├── function_module.cmp.logdb
│   │   │   ├── function_module.cmp_merge.kpt
│   │   │   ├── function_module.cmp.rdb
│   │   │   ├── function_module.db_info
│   │   │   ├── function_module.eda.qmsg
│   │   │   ├── function_module.fit.qmsg
│   │   │   ├── function_module.hier_info
│   │   │   ├── function_module.hif
│   │   │   ├── function_module.idb.cdb
│   │   │   ├── function_module.lpc.html
│   │   │   ├── function_module.lpc.rdb
│   │   │   ├── function_module.lpc.txt
│   │   │   ├── function_module.map_bb.cdb
│   │   │   ├── function_module.map_bb.hdb
│   │   │   ├── function_module.map_bb.logdb
│   │   │   ├── function_module.map.bpm
│   │   │   ├── function_module.map.cdb
│   │   │   ├── function_module.map.hdb
│   │   │   ├── function_module.map.kpt
│   │   │   ├── function_module.map.logdb
│   │   │   ├── function_module.map.qmsg
│   │   │   ├── function_module.pre_map.cdb
│   │   │   ├── function_module.pre_map.hdb
│   │   │   ├── function_module.rtlv.hdb
│   │   │   ├── function_module.rtlv_sg.cdb
│   │   │   ├── function_module.rtlv_sg_swap.cdb
│   │   │   ├── function_module.sgdiff.cdb
│   │   │   ├── function_module.sgdiff.hdb
│   │   │   ├── function_module.sld_design_entry_dsc.sci
│   │   │   ├── function_module.sld_design_entry.sci
│   │   │   ├── function_module.smart_action.txt
│   │   │   ├── function_module.sta_cmp.6_slow.tdb
│   │   │   ├── function_module.sta.qmsg
│   │   │   ├── function_module.sta.rdb
│   │   │   ├── function_module.syn_hier_info
│   │   │   ├── function_module.tis_db_list.ddb
│   │   │   ├── function_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_function_module.qmsg
│   │   ├── function_module.asm.rpt
│   │   ├── function_module.done
│   │   ├── function_module.eda.rpt
│   │   ├── function_module.fit.rpt
│   │   ├── function_module.fit.summary
│   │   ├── function_module.flow.rpt
│   │   ├── function_module.map.rpt
│   │   ├── function_module.map.summary
│   │   ├── function_module_nativelink_simulation.rpt
│   │   ├── function_module.pin
│   │   ├── function_module.pof
│   │   ├── function_module.qpf
│   │   ├── function_module.qsf
│   │   ├── function_module.sof
│   │   ├── function_module.sta.rpt
│   │   ├── function_module.sta.summary
│   │   ├── function_module.v
│   │   ├── function_module.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── function_module.db_info
│   │   │   │   ├── function_module.root_partition.cmp.cbp
│   │   │   │   ├── function_module.root_partition.cmp.cdb
│   │   │   │   ├── function_module.root_partition.cmp.dfp
│   │   │   │   ├── function_module.root_partition.cmp.hdb
│   │   │   │   ├── function_module.root_partition.cmp.kpt
│   │   │   │   ├── function_module.root_partition.cmp.logdb
│   │   │   │   ├── function_module.root_partition.cmp.rcfdb
│   │   │   │   ├── function_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── function_module.root_partition.map.cbp
│   │   │   │   ├── function_module.root_partition.map.cdb
│   │   │   │   ├── function_module.root_partition.map.dpi
│   │   │   │   ├── function_module.root_partition.map.hdb
│   │   │   │   └── function_module.root_partition.map.kpt
│   │   │   └── README
│   │   └── simulation
│   │   └── modelsim
│   │   ├── function_module_fast.vo
│   │   ├── function_module_modelsim.xrf
│   │   ├── function_module_run_msim_rtl_verilog.do
│   │   ├── function_module_run_msim_rtl_verilog.do.bak
│   │   ├── function_module.sft
│   │   ├── function_module_v_fast.sdo
│   │   ├── function_module.vo
│   │   ├── function_module_v.sdo
│   │   ├── function_module.vt
│   │   ├── function_module.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── function_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── function_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   ├── vsim.wlf
│   │   └── waveform
│   ├── Experiment26
│   │   └── sync_module
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_sync_module.qmsg
│   │   │   ├── sync_module.(0).cnf.cdb
│   │   │   ├── sync_module.(0).cnf.hdb
│   │   │   ├── sync_module.amm.cdb
│   │   │   ├── sync_module.asm_labs.ddb
│   │   │   ├── sync_module.asm.qmsg
│   │   │   ├── sync_module.asm.rdb
│   │   │   ├── sync_module.cbx.xml
│   │   │   ├── sync_module.cmp0.ddb
│   │   │   ├── sync_module.cmp1.ddb
│   │   │   ├── sync_module.cmp.bpm
│   │   │   ├── sync_module.cmp.cdb
│   │   │   ├── sync_module.cmp.hdb
│   │   │   ├── sync_module.cmp.kpt
│   │   │   ├── sync_module.cmp.logdb
│   │   │   ├── sync_module.cmp_merge.kpt
│   │   │   ├── sync_module.cmp.rdb
│   │   │   ├── sync_module.db_info
│   │   │   ├── sync_module.eda.qmsg
│   │   │   ├── sync_module.fit.qmsg
│   │   │   ├── sync_module.hier_info
│   │   │   ├── sync_module.hif
│   │   │   ├── sync_module.idb.cdb
│   │   │   ├── sync_module.lpc.html
│   │   │   ├── sync_module.lpc.rdb
│   │   │   ├── sync_module.lpc.txt
│   │   │   ├── sync_module.map_bb.cdb
│   │   │   ├── sync_module.map_bb.hdb
│   │   │   ├── sync_module.map_bb.logdb
│   │   │   ├── sync_module.map.bpm
│   │   │   ├── sync_module.map.cdb
│   │   │   ├── sync_module.map.hdb
│   │   │   ├── sync_module.map.kpt
│   │   │   ├── sync_module.map.logdb
│   │   │   ├── sync_module.map.qmsg
│   │   │   ├── sync_module.pre_map.cdb
│   │   │   ├── sync_module.pre_map.hdb
│   │   │   ├── sync_module.rtlv.hdb
│   │   │   ├── sync_module.rtlv_sg.cdb
│   │   │   ├── sync_module.rtlv_sg_swap.cdb
│   │   │   ├── sync_module.sgdiff.cdb
│   │   │   ├── sync_module.sgdiff.hdb
│   │   │   ├── sync_module.sld_design_entry_dsc.sci
│   │   │   ├── sync_module.sld_design_entry.sci
│   │   │   ├── sync_module.smart_action.txt
│   │   │   ├── sync_module.sta_cmp.6_slow.tdb
│   │   │   ├── sync_module.sta.qmsg
│   │   │   ├── sync_module.sta.rdb
│   │   │   ├── sync_module.syn_hier_info
│   │   │   └── sync_module.tis_db_list.ddb
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── sync_module.db_info
│   │   │   │   ├── sync_module.root_partition.cmp.cbp
│   │   │   │   ├── sync_module.root_partition.cmp.cdb
│   │   │   │   ├── sync_module.root_partition.cmp.dfp
│   │   │   │   ├── sync_module.root_partition.cmp.hdb
│   │   │   │   ├── sync_module.root_partition.cmp.kpt
│   │   │   │   ├── sync_module.root_partition.cmp.logdb
│   │   │   │   ├── sync_module.root_partition.cmp.rcfdb
│   │   │   │   ├── sync_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── sync_module.root_partition.map.cbp
│   │   │   │   ├── sync_module.root_partition.map.cdb
│   │   │   │   ├── sync_module.root_partition.map.dpi
│   │   │   │   ├── sync_module.root_partition.map.hdb
│   │   │   │   └── sync_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── sync_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── sync_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   ├── sync_module_fast.vo
│   │   │   ├── sync_module_modelsim.xrf
│   │   │   ├── sync_module_run_msim_rtl_verilog.do
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── sync_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── sync_module.sft
│   │   │   ├── sync_module_v_fast.sdo
│   │   │   ├── sync_module.vo
│   │   │   ├── sync_module_v.sdo
│   │   │   ├── sync_module.vt
│   │   │   └── sync_module.vt.bak
│   │   ├── sync_module.asm.rpt
│   │   ├── sync_module.done
│   │   ├── sync_module.eda.rpt
│   │   ├── sync_module.fit.rpt
│   │   ├── sync_module.fit.summary
│   │   ├── sync_module.flow.rpt
│   │   ├── sync_module.map.rpt
│   │   ├── sync_module.map.summary
│   │   ├── sync_module_nativelink_simulation.rpt
│   │   ├── sync_module.pin
│   │   ├── sync_module.pof
│   │   ├── sync_module.qpf
│   │   ├── sync_module.qsf
│   │   ├── sync_module.sof
│   │   ├── sync_module.sta.rpt
│   │   ├── sync_module.sta.summary
│   │   ├── sync_module.v
│   │   ├── sync_module.v.bak
│   │   └── transcript
│   ├── Experiment27
│   │   ├── db
│   │   │   ├── env_vga_module.(0).cnf.cdb
│   │   │   ├── env_vga_module.(0).cnf.hdb
│   │   │   ├── env_vga_module.(1).cnf.cdb
│   │   │   ├── env_vga_module.(1).cnf.hdb
│   │   │   ├── env_vga_module.(2).cnf.cdb
│   │   │   ├── env_vga_module.(2).cnf.hdb
│   │   │   ├── env_vga_module.amm.cdb
│   │   │   ├── env_vga_module.asm_labs.ddb
│   │   │   ├── env_vga_module.asm.qmsg
│   │   │   ├── env_vga_module.asm.rdb
│   │   │   ├── env_vga_module.cbx.xml
│   │   │   ├── env_vga_module.cmp0.ddb
│   │   │   ├── env_vga_module.cmp1.ddb
│   │   │   ├── env_vga_module.cmp.bpm
│   │   │   ├── env_vga_module.cmp.cdb
│   │   │   ├── env_vga_module.cmp.hdb
│   │   │   ├── env_vga_module.cmp.kpt
│   │   │   ├── env_vga_module.cmp.logdb
│   │   │   ├── env_vga_module.cmp_merge.kpt
│   │   │   ├── env_vga_module.cmp.rdb
│   │   │   ├── env_vga_module.db_info
│   │   │   ├── env_vga_module.eda.qmsg
│   │   │   ├── env_vga_module.fit.qmsg
│   │   │   ├── env_vga_module.hier_info
│   │   │   ├── env_vga_module.hif
│   │   │   ├── env_vga_module.idb.cdb
│   │   │   ├── env_vga_module.lpc.html
│   │   │   ├── env_vga_module.lpc.rdb
│   │   │   ├── env_vga_module.lpc.txt
│   │   │   ├── env_vga_module.map_bb.cdb
│   │   │   ├── env_vga_module.map_bb.hdb
│   │   │   ├── env_vga_module.map_bb.logdb
│   │   │   ├── env_vga_module.map.bpm
│   │   │   ├── env_vga_module.map.cdb
│   │   │   ├── env_vga_module.map.hdb
│   │   │   ├── env_vga_module.map.kpt
│   │   │   ├── env_vga_module.map.logdb
│   │   │   ├── env_vga_module.map.qmsg
│   │   │   ├── env_vga_module.pre_map.cdb
│   │   │   ├── env_vga_module.pre_map.hdb
│   │   │   ├── env_vga_module.rtlv.hdb
│   │   │   ├── env_vga_module.rtlv_sg.cdb
│   │   │   ├── env_vga_module.rtlv_sg_swap.cdb
│   │   │   ├── env_vga_module.sgdiff.cdb
│   │   │   ├── env_vga_module.sgdiff.hdb
│   │   │   ├── env_vga_module.sld_design_entry_dsc.sci
│   │   │   ├── env_vga_module.sld_design_entry.sci
│   │   │   ├── env_vga_module.smart_action.txt
│   │   │   ├── env_vga_module.sta_cmp.6_slow.tdb
│   │   │   ├── env_vga_module.sta.qmsg
│   │   │   ├── env_vga_module.sta.rdb
│   │   │   ├── env_vga_module.syn_hier_info
│   │   │   ├── env_vga_module.tis_db_list.ddb
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_env_vga_module.qmsg
│   │   ├── env_vga_module.asm.rpt
│   │   ├── env_vga_module.done
│   │   ├── env_vga_module.eda.rpt
│   │   ├── env_vga_module.fit.rpt
│   │   ├── env_vga_module.fit.summary
│   │   ├── env_vga_module.flow.rpt
│   │   ├── env_vga_module.map.rpt
│   │   ├── env_vga_module.map.summary
│   │   ├── env_vga_module_nativelink_simulation.rpt
│   │   ├── env_vga_module.pin
│   │   ├── env_vga_module.pof
│   │   ├── env_vga_module.qpf
│   │   ├── env_vga_module.qsf
│   │   ├── env_vga_module.sof
│   │   ├── env_vga_module.sta.rpt
│   │   ├── env_vga_module.sta.summary
│   │   ├── env_vga_module.v
│   │   ├── env_vga_module.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── env_vga_module.db_info
│   │   │   │   ├── env_vga_module.root_partition.cmp.cbp
│   │   │   │   ├── env_vga_module.root_partition.cmp.cdb
│   │   │   │   ├── env_vga_module.root_partition.cmp.dfp
│   │   │   │   ├── env_vga_module.root_partition.cmp.hdb
│   │   │   │   ├── env_vga_module.root_partition.cmp.kpt
│   │   │   │   ├── env_vga_module.root_partition.cmp.logdb
│   │   │   │   ├── env_vga_module.root_partition.cmp.rcfdb
│   │   │   │   ├── env_vga_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── env_vga_module.root_partition.map.cbp
│   │   │   │   ├── env_vga_module.root_partition.map.cdb
│   │   │   │   ├── env_vga_module.root_partition.map.dpi
│   │   │   │   ├── env_vga_module.root_partition.map.hdb
│   │   │   │   └── env_vga_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── env_vga_module_fast.vo
│   │   │   ├── env_vga_module_modelsim.xrf
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak10
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak11
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak8
│   │   │   ├── env_vga_module_run_msim_rtl_verilog.do.bak9
│   │   │   ├── env_vga_module.sft
│   │   │   ├── env_vga_module_v_fast.sdo
│   │   │   ├── env_vga_module.vo
│   │   │   ├── env_vga_module_v.sdo
│   │   │   ├── env_vga_module.vt
│   │   │   ├── env_vga_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   └── rtl_work
│   │   │   ├── env_vga_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── env_vga_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── sync_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   ├── vga_control_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   └── _vmake
│   │   ├── sync_module.v
│   │   └── vga_control_module.v
│   └── Experiment28
│   ├── db
│   │   ├── gm_control_module.(0).cnf.cdb
│   │   ├── gm_control_module.(0).cnf.hdb
│   │   ├── gm_control_module.amm.cdb
│   │   ├── gm_control_module.asm_labs.ddb
│   │   ├── gm_control_module.asm.qmsg
│   │   ├── gm_control_module.asm.rdb
│   │   ├── gm_control_module.cbx.xml
│   │   ├── gm_control_module.cmp0.ddb
│   │   ├── gm_control_module.cmp1.ddb
│   │   ├── gm_control_module.cmp.bpm
│   │   ├── gm_control_module.cmp.cdb
│   │   ├── gm_control_module.cmp.hdb
│   │   ├── gm_control_module.cmp.kpt
│   │   ├── gm_control_module.cmp.logdb
│   │   ├── gm_control_module.cmp_merge.kpt
│   │   ├── gm_control_module.cmp.rdb
│   │   ├── gm_control_module.db_info
│   │   ├── gm_control_module.eda.qmsg
│   │   ├── gm_control_module.fit.qmsg
│   │   ├── gm_control_module.hier_info
│   │   ├── gm_control_module.hif
│   │   ├── gm_control_module.idb.cdb
│   │   ├── gm_control_module.lpc.html
│   │   ├── gm_control_module.lpc.rdb
│   │   ├── gm_control_module.lpc.txt
│   │   ├── gm_control_module.map_bb.cdb
│   │   ├── gm_control_module.map_bb.hdb
│   │   ├── gm_control_module.map_bb.logdb
│   │   ├── gm_control_module.map.bpm
│   │   ├── gm_control_module.map.cdb
│   │   ├── gm_control_module.map.hdb
│   │   ├── gm_control_module.map.kpt
│   │   ├── gm_control_module.map.logdb
│   │   ├── gm_control_module.map.qmsg
│   │   ├── gm_control_module.pre_map.cdb
│   │   ├── gm_control_module.pre_map.hdb
│   │   ├── gm_control_module.rtlv.hdb
│   │   ├── gm_control_module.rtlv_sg.cdb
│   │   ├── gm_control_module.rtlv_sg_swap.cdb
│   │   ├── gm_control_module.sgdiff.cdb
│   │   ├── gm_control_module.sgdiff.hdb
│   │   ├── gm_control_module.sld_design_entry_dsc.sci
│   │   ├── gm_control_module.sld_design_entry.sci
│   │   ├── gm_control_module.smart_action.txt
│   │   ├── gm_control_module.sta_cmp.6_slow.tdb
│   │   ├── gm_control_module.sta.qmsg
│   │   ├── gm_control_module.sta.rdb
│   │   ├── gm_control_module.syn_hier_info
│   │   ├── gm_control_module.tis_db_list.ddb
│   │   ├── gm_control_module.tmw_info
│   │   ├── logic_util_heursitic.dat
│   │   └── prev_cmp_gm_control_module.qmsg
│   ├── gm_control_module.asm.rpt
│   ├── gm_control_module.done
│   ├── gm_control_module.eda.rpt
│   ├── gm_control_module.fit.rpt
│   ├── gm_control_module.fit.summary
│   ├── gm_control_module.flow.rpt
│   ├── gm_control_module.map.rpt
│   ├── gm_control_module.map.smsg
│   ├── gm_control_module.map.summary
│   ├── gm_control_module_nativelink_simulation.rpt
│   ├── gm_control_module.pin
│   ├── gm_control_module.pof
│   ├── gm_control_module.qpf
│   ├── gm_control_module.qsf
│   ├── gm_control_module.sof
│   ├── gm_control_module.sta.rpt
│   ├── gm_control_module.sta.summary
│   ├── gm_control_module.v
│   ├── gm_control_module.v.bak
│   ├── incremental_db
│   │   ├── compiled_partitions
│   │   │   ├── gm_control_module.db_info
│   │   │   ├── gm_control_module.root_partition.cmp.cbp
│   │   │   ├── gm_control_module.root_partition.cmp.cdb
│   │   │   ├── gm_control_module.root_partition.cmp.dfp
│   │   │   ├── gm_control_module.root_partition.cmp.hdb
│   │   │   ├── gm_control_module.root_partition.cmp.kpt
│   │   │   ├── gm_control_module.root_partition.cmp.logdb
│   │   │   ├── gm_control_module.root_partition.cmp.rcfdb
│   │   │   ├── gm_control_module.root_partition.cmp.re.rcfdb
│   │   │   ├── gm_control_module.root_partition.map.cbp
│   │   │   ├── gm_control_module.root_partition.map.cdb
│   │   │   ├── gm_control_module.root_partition.map.dpi
│   │   │   ├── gm_control_module.root_partition.map.hdb
│   │   │   └── gm_control_module.root_partition.map.kpt
│   │   └── README
│   ├── simulation
│   │   └── modelsim
│   │   ├── gm_control_module_fast.vo
│   │   ├── gm_control_module_modelsim.xrf
│   │   ├── gm_control_module_run_msim_rtl_verilog.do
│   │   ├── gm_control_module_run_msim_rtl_verilog.do.bak
│   │   ├── gm_control_module_run_msim_rtl_verilog.do.bak1
│   │   ├── gm_control_module_run_msim_rtl_verilog.do.bak2
│   │   ├── gm_control_module_run_msim_rtl_verilog.do.bak3
│   │   ├── gm_control_module_run_msim_rtl_verilog.do.bak4
│   │   ├── gm_control_module_run_msim_rtl_verilog.do.bak5
│   │   ├── gm_control_module.sft
│   │   ├── gm_control_module_v_fast.sdo
│   │   ├── gm_control_module.vo
│   │   ├── gm_control_module_v.sdo
│   │   ├── gm_control_module.vt
│   │   ├── gm_control_module.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   └── rtl_work
│   │   ├── gm_control_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── gm_control_module_simulation
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _info
│   │   ├── _temp
│   │   └── _vmake
│   └── vga_interface_demo.v
└── 教程
└── Verilog_HDL_那些事儿_时序篇.pdf

347 directories, 3543 files