在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → Verilog HDL程序设计教程--实例篇.rar

Verilog HDL程序设计教程--实例篇.rar

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.15M
  • 下载次数:5
  • 浏览次数:65
  • 发布时间:2021-11-25
  • 实例类别:一般编程问题
  • 发 布 人:js2021
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
大量Verilog实例 有130多个Verilog实例,既有组合电路实例,也有时许电路实例,还包含大量工程实例如数字跑表、数字频率计、交通灯控制器、“梁祝”乐曲演奏电路、自动售饮料机、多功能数字钟、电话计费器、FIR 数字滤波器等实用程序。
【实例截图】
【核心代码】
verilog 大量实例(共130多个例子由浅入伸).rar
├── readme.htm
└── source
├── chap10
│   ├── acc.acf
│   ├── acc.hif
│   ├── accn.v
│   ├── acc.v
│   ├── add8.v
│   ├── adder8.v
│   ├── block1.v
│   ├── block2.v
│   ├── block3.v
│   ├── block4.v
│   ├── control.v
│   ├── fsm.v
│   ├── longframe1.v
│   ├── longframe2.v
│   ├── pipeline.v
│   ├── reg8.v
│   ├── resource1.v
│   └── resource2.v
├── chap11
│   ├── account.v
│   ├── clock.v
│   ├── count10.v
│   ├── fre_ctrl.v
│   ├── latch_16.v
│   ├── paobiao.v
│   ├── sell.v
│   ├── song.v
│   └── traffic.v
├── chap12
│   ├── add_ahead.v
│   ├── add_bx.v
│   ├── add_jl.v
│   ├── add_tree.v
│   ├── correlator.v
│   ├── crc.v
│   ├── cycle.v
│   ├── decoder1.v
│   ├── decoder2.v
│   ├── fir.v
│   ├── linear.v
│   ├── mult4x4.v
│   └── mult.v
├── chap3
│   ├── adder4.acf
│   ├── adder4.hif
│   ├── adder4.ndb
│   ├── adder4.v
│   ├── adder_tp.v
│   ├── aoi.v
│   ├── count4_tp.v
│   └── count4.v
├── chap5
│   ├── adder16.v
│   ├── adder.v
│   ├── alu.v
│   ├── block.v
│   ├── buried_ff.v
│   ├── compile.v
│   ├── count60.v
│   ├── count.v
│   ├── decode4_7.v
│   ├── loop1.v
│   ├── loop2.v
│   ├── loop3.v
│   ├── mult_for.v
│   ├── mult_repeat.v
│   ├── mux21_1.v
│   ├── mux21_2.v
│   ├── mux4_1.v
│   ├── mux_casez.v
│   ├── non_block.v
│   ├── test.v
│   ├── voter7.v
│   ├── wave1.v
│   └── wave2.v
├── chap6
│   ├── alutask.v
│   ├── alu_tp.v
│   ├── code_83.v
│   ├── count.v
│   ├── funct_tp.v
│   ├── funct.v
│   ├── paral1.v
│   ├── paral2.v
│   ├── serial1.v
│   └── serial2.v
├── chap7
│   ├── add4_1.v
│   ├── add4_2.v
│   ├── add4_3.v
│   ├── count4.v
│   ├── full_add1.v
│   ├── full_add2.v
│   ├── full_add3.v
│   ├── full_add4.v
│   ├── full_add5.v
│   ├── half_add1.v
│   ├── half_add2.v
│   ├── half_add3.v
│   ├── half_add4.v
│   ├── mux2_1a.v
│   ├── mux2_1b.v
│   ├── mux2_1c.v
│   ├── mux4_1a.v
│   ├── mux4_1b.v
│   ├── mux4_1c.v
│   └── mux4_1d.v
├── chap8
│   ├── add8_tp.v
│   ├── carry_udp.v
│   ├── carry_udpx1.v
│   ├── carry_udpx2.v
│   ├── count8_tp.v
│   ├── delay.v
│   ├── dff_udp.v
│   ├── dff.v
│   ├── latch.v
│   ├── mult_tp.v
│   ├── mux31.v
│   ├── mux_tp.v
│   ├── random_tp.v
│   ├── rom.v
│   ├── test1.v
│   ├── test2.v
│   └── time_dif.v
├── chap9
│   ├── bidir2.v
│   ├── bidir.v
│   ├── code_83.v
│   ├── decode47.v
│   ├── decoder_38.v
│   ├── dff1.v
│   ├── dff2.v
│   ├── dff.v
│   ├── encoder8_3.v
│   ├── gate1.v
│   ├── gate2.v
│   ├── gate3.v
│   ├── jk_ff.v
│   ├── johnson.v
│   ├── latch_1.v
│   ├── latch_2.v
│   ├── latch_8.v
│   ├── mac_tp.v
│   ├── mac.v
│   ├── map_lpm_ram.v
│   ├── mpc_tp.v
│   ├── mpc.v
│   ├── mux_case.v
│   ├── mux_if.v
│   ├── parity.v
│   ├── ram256x8.v
│   ├── reg8.v
│   ├── rom.v
│   ├── serial_pal.v
│   ├── shifter.v
│   ├── tri_1.v
│   ├── tri_2.v
│   └── updown_count.v
└── examples.pdf

10 directories, 153 files

标签:

实例下载地址

Verilog HDL程序设计教程--实例篇.rar

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警