在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 基于nexys4开发板的时钟芯片.rar

基于nexys4开发板的时钟芯片.rar

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.87M
  • 下载次数:2
  • 浏览次数:72
  • 发布时间:2021-11-24
  • 实例类别:一般编程问题
  • 发 布 人:js2021
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
基于nexys 4开发板平台,用vivado编程软件用verilog语言实现时钟芯片的设计
【实例截图】
【核心代码】
4744302543323894037.rar
└── PLD_CLOCK
├── Nexys4_Master.xdc
├── PLD_CLOCK.cache
│   ├── compile_simlib
│   │   ├── activehdl
│   │   ├── ies
│   │   ├── modelsim
│   │   ├── questa
│   │   ├── riviera
│   │   ├── vcs
│   │   └── xcelium
│   ├── ip
│   │   └── 2018.2
│   └── wt
│   ├── gui_handlers.wdf
│   ├── java_command_handlers.wdf
│   ├── project.wpc
│   ├── synthesis_details.wdf
│   ├── synthesis.wdf
│   ├── webtalk_pa.xml
│   └── xsim.wdf
├── PLD_CLOCK.hw
│   ├── hw_1
│   │   ├── hw.xml
│   │   └── wave
│   ├── PLD_CLOCK.lpr
│   └── webtalk
│   ├── labtool_webtalk.log
│   ├── usage_statistics_ext_labtool.html
│   └── usage_statistics_ext_labtool.xml
├── PLD_CLOCK.ip_user_files
│   └── README.txt
├── PLD_CLOCK.runs
│   ├── impl_1
│   │   ├── Conjugate_1336.backup.vdi
│   │   ├── Conjugate.bit
│   │   ├── Conjugate_bus_skew_routed.pb
│   │   ├── Conjugate_bus_skew_routed.rpt
│   │   ├── Conjugate_bus_skew_routed.rpx
│   │   ├── Conjugate_clock_utilization_routed.rpt
│   │   ├── Conjugate_control_sets_placed.rpt
│   │   ├── Conjugate_drc_opted.pb
│   │   ├── Conjugate_drc_opted.rpt
│   │   ├── Conjugate_drc_opted.rpx
│   │   ├── Conjugate_drc_routed.pb
│   │   ├── Conjugate_drc_routed.rpt
│   │   ├── Conjugate_drc_routed.rpx
│   │   ├── Conjugate_io_placed.rpt
│   │   ├── Conjugate_methodology_drc_routed.pb
│   │   ├── Conjugate_methodology_drc_routed.rpt
│   │   ├── Conjugate_methodology_drc_routed.rpx
│   │   ├── Conjugate_opt.dcp
│   │   ├── Conjugate_placed.dcp
│   │   ├── Conjugate_power_routed.rpt
│   │   ├── Conjugate_power_routed.rpx
│   │   ├── Conjugate_power_summary_routed.pb
│   │   ├── Conjugate_routed.dcp
│   │   ├── Conjugate_route_status.pb
│   │   ├── Conjugate_route_status.rpt
│   │   ├── Conjugate.tcl
│   │   ├── Conjugate_timing_summary_routed.pb
│   │   ├── Conjugate_timing_summary_routed.rpt
│   │   ├── Conjugate_timing_summary_routed.rpx
│   │   ├── Conjugate_utilization_placed.pb
│   │   ├── Conjugate_utilization_placed.rpt
│   │   ├── Conjugate.vdi
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── init_design.pb
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── opt_design.pb
│   │   ├── place_design.pb
│   │   ├── project.wdf
│   │   ├── route_design.pb
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── usage_statistics_webtalk.html
│   │   ├── usage_statistics_webtalk.xml
│   │   ├── vivado_1336.backup.jou
│   │   ├── vivado.jou
│   │   ├── vivado.pb
│   │   └── write_bitstream.pb
│   └── synth_1
│   ├── Conjugate.dcp
│   ├── Conjugate.tcl
│   ├── Conjugate_utilization_synth.pb
│   ├── Conjugate_utilization_synth.rpt
│   ├── Conjugate.vds
│   ├── gen_run.xml
│   ├── htr.txt
│   ├── ISEWrap.js
│   ├── ISEWrap.sh
│   ├── project.wdf
│   ├── rundef.js
│   ├── runme.bat
│   ├── runme.log
│   ├── runme.sh
│   ├── __synthesis_is_complete__
│   ├── vivado.jou
│   └── vivado.pb
├── PLD_CLOCK.sim
│   └── sim_1
│   └── behav
│   └── xsim
│   ├── compile.bat
│   ├── compile.log
│   ├── elaborate.bat
│   ├── elaborate.log
│   ├── glbl.v
│   ├── simulate.bat
│   ├── simulate.log
│   ├── test_add_behav.wdb
│   ├── test_add.tcl
│   ├── test_add_vlog.prj
│   ├── test_control_behav.wdb
│   ├── test_control.tcl
│   ├── test_control_vlog.prj
│   ├── test_posedge_detect_behav.wdb
│   ├── test_posedge_detect.tcl
│   ├── test_posedge_detect_vlog.prj
│   ├── webtalk_12368.backup.jou
│   ├── webtalk_12368.backup.log
│   ├── webtalk_1568.backup.jou
│   ├── webtalk_1568.backup.log
│   ├── webtalk_1916.backup.jou
│   ├── webtalk_1916.backup.log
│   ├── webtalk_19616.backup.jou
│   ├── webtalk_19616.backup.log
│   ├── webtalk_2316.backup.jou
│   ├── webtalk_2316.backup.log
│   ├── webtalk.jou
│   ├── webtalk.log
│   ├── xelab.pb
│   ├── xsim.dir
│   │   ├── test_add_behav
│   │   │   ├── Compile_Options.txt
│   │   │   ├── obj
│   │   │   │   ├── xsim_0.win64.obj
│   │   │   │   ├── xsim_1.c
│   │   │   │   └── xsim_1.win64.obj
│   │   │   ├── TempBreakPointFile.txt
│   │   │   ├── webtalk
│   │   │   │   ├── usage_statistics_ext_xsim.html
│   │   │   │   ├── usage_statistics_ext_xsim.wdm
│   │   │   │   ├── usage_statistics_ext_xsim.xml
│   │   │   │   └── xsim_webtalk.tcl
│   │   │   ├── xsimcrash.log
│   │   │   ├── xsim.dbg
│   │   │   ├── xsimkernel.log
│   │   │   ├── xsimk.exe
│   │   │   ├── xsim.mem
│   │   │   ├── xsim.reloc
│   │   │   ├── xsim.rlx
│   │   │   ├── xsim.rtti
│   │   │   ├── xsimSettings.ini
│   │   │   ├── xsim.svtype
│   │   │   ├── xsim.type
│   │   │   └── xsim.xdbg
│   │   ├── test_control_behav
│   │   │   ├── Compile_Options.txt
│   │   │   ├── obj
│   │   │   │   ├── xsim_0.win64.obj
│   │   │   │   ├── xsim_1.c
│   │   │   │   └── xsim_1.win64.obj
│   │   │   ├── TempBreakPointFile.txt
│   │   │   ├── webtalk
│   │   │   │   ├── usage_statistics_ext_xsim.html
│   │   │   │   └── usage_statistics_ext_xsim.xml
│   │   │   ├── xsimcrash.log
│   │   │   ├── xsim.dbg
│   │   │   ├── xsimkernel.log
│   │   │   ├── xsimk.exe
│   │   │   ├── xsim.mem
│   │   │   ├── xsim.reloc
│   │   │   ├── xsim.rlx
│   │   │   ├── xsim.rtti
│   │   │   ├── xsimSettings.ini
│   │   │   ├── xsim.svtype
│   │   │   ├── xsim.type
│   │   │   └── xsim.xdbg
│   │   ├── test_posedge_detect_behav
│   │   │   ├── Compile_Options.txt
│   │   │   ├── obj
│   │   │   │   ├── xsim_0.win64.obj
│   │   │   │   ├── xsim_1.c
│   │   │   │   └── xsim_1.win64.obj
│   │   │   ├── TempBreakPointFile.txt
│   │   │   ├── webtalk
│   │   │   │   ├── usage_statistics_ext_xsim.html
│   │   │   │   ├── usage_statistics_ext_xsim.wdm
│   │   │   │   ├── usage_statistics_ext_xsim.xml
│   │   │   │   └── xsim_webtalk.tcl
│   │   │   ├── xsimcrash.log
│   │   │   ├── xsim.dbg
│   │   │   ├── xsimkernel.log
│   │   │   ├── xsimk.exe
│   │   │   ├── xsim.mem
│   │   │   ├── xsim.reloc
│   │   │   ├── xsim.rlx
│   │   │   ├── xsim.rtti
│   │   │   ├── xsimSettings.ini
│   │   │   ├── xsim.svtype
│   │   │   ├── xsim.type
│   │   │   └── xsim.xdbg
│   │   ├── xil_defaultlib
│   │   │   ├── @controller.sdb
│   │   │   ├── @counter60_minute.sdb
│   │   │   ├── glbl.sdb
│   │   │   ├── posedge_detect.sdb
│   │   │   ├── test_add.sdb
│   │   │   ├── test_control.sdb
│   │   │   ├── test_posedge_detect.sdb
│   │   │   └── xil_defaultlib.rlx
│   │   └── xsim.svtype
│   ├── xsim.ini
│   ├── xvlog.log
│   └── xvlog.pb
├── PLD_CLOCK.srcs
│   ├── sim_1
│   │   └── new
│   │   ├── component.xml
│   │   ├── test_add.v
│   │   ├── test_control.v
│   │   ├── test_posedge_detect.v
│   │   └── xgui
│   │   └── Conjugate_v1_0.tcl
│   └── sources_1
│   └── new
│   ├── alarming.v
│   ├── Conjugate.v
│   ├── Controller.v
│   ├── Converter.v
│   ├── Counter24.v
│   ├── Counter60_minute.v
│   ├── Counter60.v
│   ├── decoder.v
│   ├── fre_div_1000.v
│   ├── fre_div_100.v
│   ├── Hex2BCD.v
│   └── posedge_detect.v
└── PLD_CLOCK.xpr

42 directories, 202 files

标签:

实例下载地址

基于nexys4开发板的时钟芯片.rar

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警