PCIE的DMA实现源代码.rar

【实例简介】
根据xilinx的xapp1052修改出来的源代码，直接运行par/BMD_PCIE.xise即可。编译环境是ISE14.3。实现32位的DMA读写。
【实例截图】
【核心代码】
4744302542911258773.rar
└── BMD_PCIE
├── bit
├── cdc
│   ├── 1.cpj
│   └── trn_mon.cdc
├── ip
│   ├── bmd_design
│   │   ├── doc
│   │   │   ├── s6_pcie_ds718.pdf
│   │   │   └── s6_pcie_ug654.pdf
│   │   ├── example_design
│   │   │   ├── pcie_app_s6.v
│   │   │   ├── PIO_32_RX_ENGINE.v
│   │   │   ├── PIO_32_TX_ENGINE.v
│   │   │   ├── PIO_EP_MEM_ACCESS.v
│   │   │   ├── PIO_EP_MEM.v
│   │   │   ├── PIO_EP.v
│   │   │   ├── PIO_TO_CTRL.v
│   │   │   ├── PIO.v
│   │   │   ├── xilinx_pcie_1_1_ep_s6.v
│   │   │   └── xilinx_pcie_1_lane_ep_xc6slx45t-fgg484-2.ucf
│   │   ├── implement
│   │   │   ├── implement.bat
│   │   │   ├── implement.sh
│   │   │   ├── xst.prj
│   │   │   └── xst.scr
│   │   ├── s6_pcie_readme.txt
│   │   ├── simulation
│   │   │   ├── dsport
│   │   │   │   ├── gtx_drp_chanalign_fix_3752_v6.v
│   │   │   │   ├── gtx_rx_valid_filter_v6.v
│   │   │   │   ├── gtx_tx_sync_rate_v6.v
│   │   │   │   ├── gtx_wrapper_v6.v
│   │   │   │   ├── pcie_2_0_rport_v6.v
│   │   │   │   ├── pcie_2_0_v6_rp.v
│   │   │   │   ├── pcie_brams_v6.v
│   │   │   │   ├── pcie_bram_top_v6.v
│   │   │   │   ├── pcie_bram_v6.v
│   │   │   │   ├── pcie_clocking_v6.v
│   │   │   │   ├── pcie_gtx_v6.v
│   │   │   │   ├── pcie_pipe_lane_v6.v
│   │   │   │   ├── pcie_pipe_misc_v6.v
│   │   │   │   ├── pcie_pipe_v6.v
│   │   │   │   ├── pcie_reset_delay_v6.v
│   │   │   │   ├── pcie_upconfig_fix_3451_v6.v
│   │   │   │   ├── pci_exp_usrapp_cfg.v
│   │   │   │   ├── pci_exp_usrapp_com.v
│   │   │   │   ├── pci_exp_usrapp_pl.v
│   │   │   │   ├── pci_exp_usrapp_rx.v
│   │   │   │   ├── pci_exp_usrapp_tx.v
│   │   │   │   └── xilinx_pcie_2_0_rport_v6.v
│   │   │   ├── functional
│   │   │   │   ├── board.f
│   │   │   │   ├── board.v
│   │   │   │   ├── isim_cmd.tcl
│   │   │   │   ├── simulate_isim.bat
│   │   │   │   ├── simulate_isim.sh
│   │   │   │   ├── simulate_mti.do
│   │   │   │   ├── simulate_ncsim.sh
│   │   │   │   ├── simulate_vcs.sh
│   │   │   │   ├── sys_clk_gen_ds.v
│   │   │   │   ├── sys_clk_gen.v
│   │   │   │   ├── wave.do
│   │   │   │   ├── wave.sv
│   │   │   │   ├── wave.tcl
│   │   │   │   └── wave.wcfg
│   │   │   └── tests
│   │   │   └── tests.v
│   │   └── source
│   │   ├── bmd_design.v
│   │   ├── gtpa1_dual_wrapper_tile.v
│   │   ├── gtpa1_dual_wrapper.v
│   │   ├── pcie_bram_s6.v
│   │   ├── pcie_brams_s6.v
│   │   └── pcie_bram_top_s6.v
│   ├── bmd_design_flist.txt
│   ├── bmd_design.gise
│   ├── bmd_design.ncf
│   ├── bmd_design.veo
│   ├── bmd_design_verilog_example_project.xise
│   ├── bmd_design.xco
│   ├── bmd_design.xise
│   ├── bmd_design_xmdf.tcl
│   ├── coregen.cgp
│   ├── gen_bmd_design.tcl
│   ├── tmp
│   │   ├── _cg
│   │   └── _xmsgs
│   │   └── pn_parser.xmsgs
│   └── _xmsgs
│   ├── cg.xmsgs
│   └── pn_parser.xmsgs
├── mcs
│   ├── bmd_pcie.cfi
│   ├── bmd_pcie.mcs
│   └── bmd_pcie.prm
├── par
│   ├── BMD_PCIE
│   │   ├── BMD_PCIE.xise
│   │   ├── iseconfig
│   │   │   └── BMD_TX_ENGINE.xreport
│   │   └── remote_sources
│   │   ├── _
│   │   │   ├── cdc
│   │   │   │   └── trn_mon.cdc
│   │   │   ├── ip
│   │   │   │   ├── bmd_design
│   │   │   │   │   ├── doc
│   │   │   │   │   │   ├── s6_pcie_ds718.pdf
│   │   │   │   │   │   └── s6_pcie_ug654.pdf
│   │   │   │   │   ├── example_design
│   │   │   │   │   │   ├── pcie_app_s6.v
│   │   │   │   │   │   ├── PIO_32_RX_ENGINE.v
│   │   │   │   │   │   ├── PIO_32_TX_ENGINE.v
│   │   │   │   │   │   ├── PIO_EP_MEM_ACCESS.v
│   │   │   │   │   │   ├── PIO_EP_MEM.v
│   │   │   │   │   │   ├── PIO_EP.v
│   │   │   │   │   │   ├── PIO_TO_CTRL.v
│   │   │   │   │   │   ├── PIO.v
│   │   │   │   │   │   ├── xilinx_pcie_1_1_ep_s6.v
│   │   │   │   │   │   └── xilinx_pcie_1_lane_ep_xc6slx45t-fgg484-2.ucf
│   │   │   │   │   ├── implement
│   │   │   │   │   │   ├── implement.bat
│   │   │   │   │   │   ├── implement.sh
│   │   │   │   │   │   ├── xst.prj
│   │   │   │   │   │   └── xst.scr
│   │   │   │   │   ├── s6_pcie_readme.txt
│   │   │   │   │   ├── simulation
│   │   │   │   │   │   ├── dsport
│   │   │   │   │   │   │   ├── gtx_drp_chanalign_fix_3752_v6.v
│   │   │   │   │   │   │   ├── gtx_rx_valid_filter_v6.v
│   │   │   │   │   │   │   ├── gtx_tx_sync_rate_v6.v
│   │   │   │   │   │   │   ├── gtx_wrapper_v6.v
│   │   │   │   │   │   │   ├── pcie_2_0_rport_v6.v
│   │   │   │   │   │   │   ├── pcie_2_0_v6_rp.v
│   │   │   │   │   │   │   ├── pcie_brams_v6.v
│   │   │   │   │   │   │   ├── pcie_bram_top_v6.v
│   │   │   │   │   │   │   ├── pcie_bram_v6.v
│   │   │   │   │   │   │   ├── pcie_clocking_v6.v
│   │   │   │   │   │   │   ├── pcie_gtx_v6.v
│   │   │   │   │   │   │   ├── pcie_pipe_lane_v6.v
│   │   │   │   │   │   │   ├── pcie_pipe_misc_v6.v
│   │   │   │   │   │   │   ├── pcie_pipe_v6.v
│   │   │   │   │   │   │   ├── pcie_reset_delay_v6.v
│   │   │   │   │   │   │   ├── pcie_upconfig_fix_3451_v6.v
│   │   │   │   │   │   │   ├── pci_exp_usrapp_cfg.v
│   │   │   │   │   │   │   ├── pci_exp_usrapp_com.v
│   │   │   │   │   │   │   ├── pci_exp_usrapp_pl.v
│   │   │   │   │   │   │   ├── pci_exp_usrapp_rx.v
│   │   │   │   │   │   │   ├── pci_exp_usrapp_tx.v
│   │   │   │   │   │   │   └── xilinx_pcie_2_0_rport_v6.v
│   │   │   │   │   │   ├── functional
│   │   │   │   │   │   │   ├── board.f
│   │   │   │   │   │   │   ├── board.v
│   │   │   │   │   │   │   ├── isim_cmd.tcl
│   │   │   │   │   │   │   ├── simulate_isim.bat
│   │   │   │   │   │   │   ├── simulate_isim.sh
│   │   │   │   │   │   │   ├── simulate_mti.do
│   │   │   │   │   │   │   ├── simulate_ncsim.sh
│   │   │   │   │   │   │   ├── simulate_vcs.sh
│   │   │   │   │   │   │   ├── sys_clk_gen_ds.v
│   │   │   │   │   │   │   ├── sys_clk_gen.v
│   │   │   │   │   │   │   ├── wave.do
│   │   │   │   │   │   │   ├── wave.sv
│   │   │   │   │   │   │   ├── wave.tcl
│   │   │   │   │   │   │   └── wave.wcfg
│   │   │   │   │   │   └── tests
│   │   │   │   │   │   └── tests.v
│   │   │   │   │   └── source
│   │   │   │   │   ├── bmd_design.v
│   │   │   │   │   ├── gtpa1_dual_wrapper_tile.v
│   │   │   │   │   ├── gtpa1_dual_wrapper.v
│   │   │   │   │   ├── pcie_bram_s6.v
│   │   │   │   │   ├── pcie_brams_s6.v
│   │   │   │   │   └── pcie_bram_top_s6.v
│   │   │   │   ├── bmd_design_flist.txt
│   │   │   │   ├── bmd_design.gise
│   │   │   │   ├── bmd_design.ncf
│   │   │   │   ├── bmd_design.veo
│   │   │   │   ├── bmd_design_verilog_example_project.xise
│   │   │   │   ├── bmd_design.xco
│   │   │   │   ├── bmd_design.xise
│   │   │   │   ├── bmd_design_xmdf.tcl
│   │   │   │   ├── coregen.cgp
│   │   │   │   ├── coregen.log
│   │   │   │   ├── gen_bmd_design.tcl
│   │   │   │   └── _xmsgs
│   │   │   │   ├── cg.xmsgs
│   │   │   │   └── pn_parser.xmsgs
│   │   │   ├── prj
│   │   │   │   ├── webtalk_pn.xml
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.cmd_log
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6_cs.blc
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6_cs.ngc
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6_envsettings.html
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.lso
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.ngc
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.ngr
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.prj
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.stx
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6_summary.html
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.syr
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6.xst
│   │   │   │   ├── xilinx_pcie_1_1_ep_s6_xst.xrpt
│   │   │   │   ├── _xmsgs
│   │   │   │   │   └── xst.xmsgs
│   │   │   │   └── xst
│   │   │   │   ├── dump.xst
│   │   │   │   │   └── xilinx_pcie_1_1_ep_s6.prj
│   │   │   │   ├── projnav.tmp
│   │   │   │   └── work
│   │   │   │   ├── work.sdbl
│   │   │   │   └── work.sdbx
│   │   │   ├── src
│   │   │   │   ├── BMD
│   │   │   │   │   ├── BMD_128_RX_ENGINE.v
│   │   │   │   │   ├── BMD_128_TX_ENGINE.v
│   │   │   │   │   ├── common
│   │   │   │   │   │   ├── BMD_CFG_CTRL.v
│   │   │   │   │   │   ├── BMD_EP_MEM_ACCESS.v
│   │   │   │   │   │   ├── BMD_EP_MEM.v
│   │   │   │   │   │   ├── BMD_EP.v
│   │   │   │   │   │   ├── BMD_INTR_CTRL.v
│   │   │   │   │   │   ├── BMD_RD_THROTTLE.v
│   │   │   │   │   │   ├── BMD_TO_CTRL.v
│   │   │   │   │   │   └── BMD.v
│   │   │   │   │   └── s6_pci_exp_32b_app.v
│   │   │   │   └── xilinx_pcie_1_1_ep_s6.v
│   │   │   └── ucf
│   │   │   └── xilinx_pci_exp_s6_1_lane_ep_sp605.ucf
│   │   └── PRJ
│   │   ├── BMD_PCIE.gise
│   │   ├── BMD_TX_ENGINE_summary.html
│   │   ├── _ngo
│   │   │   ├── cs_icon_pro
│   │   │   │   ├── coregen.cgc
│   │   │   │   ├── coregen.cgp
│   │   │   │   ├── coregen.log
│   │   │   │   ├── generate_icon_pro.xco
│   │   │   │   ├── icon_pro_flist.txt
│   │   │   │   ├── icon_pro.gise
│   │   │   │   ├── icon_pro_readme.txt
│   │   │   │   ├── icon_pro.ucf
│   │   │   │   ├── icon_pro.vhd
│   │   │   │   ├── icon_pro.vho
│   │   │   │   ├── icon_pro.xco
│   │   │   │   ├── icon_pro.xise
│   │   │   │   ├── icon_pro_xmdf.tcl
│   │   │   │   ├── tmp
│   │   │   │   │   ├── _cg
│   │   │   │   │   └── _xmsgs
│   │   │   │   │   └── pn_parser.xmsgs
│   │   │   │   └── _xmsgs
│   │   │   │   └── xst.xmsgs
│   │   │   ├── cs_ila_pro_0
│   │   │   │   ├── coregen.cgc
│   │   │   │   ├── coregen.cgp
│   │   │   │   ├── coregen.log
│   │   │   │   ├── generate_ila_pro_0.xco
│   │   │   │   ├── ila_pro_0.cdc
│   │   │   │   ├── ila_pro_0_flist.txt
│   │   │   │   ├── ila_pro_0.gise
│   │   │   │   ├── ila_pro_0_readme.txt
│   │   │   │   ├── ila_pro_0.ucf
│   │   │   │   ├── ila_pro_0.vhd
│   │   │   │   ├── ila_pro_0.vho
│   │   │   │   ├── ila_pro_0.xco
│   │   │   │   ├── ila_pro_0.xise
│   │   │   │   ├── ila_pro_0_xmdf.tcl
│   │   │   │   ├── tmp
│   │   │   │   │   ├── _cg
│   │   │   │   │   └── _xmsgs
│   │   │   │   │   └── pn_parser.xmsgs
│   │   │   │   └── _xmsgs
│   │   │   │   └── xst.xmsgs
│   │   │   ├── icon_pro.ngc
│   │   │   ├── ila_pro_0.ngc
│   │   │   ├── xilinx_pcie_1_1_ep_s6_cs_signalbrowser.ngo
│   │   │   └── xilinx_pcie_1_1_ep_s6_cs_signalbrowser.ver
│   │   ├── pcie_app_s6_summary.html
│   │   ├── webtalk_pn.xml
│   │   ├── xilinx_pcie_1_1_ep_s6.cmd_log
│   │   ├── xilinx_pcie_1_1_ep_s6_cs.blc
│   │   ├── xilinx_pcie_1_1_ep_s6_cs.ngc
│   │   ├── xilinx_pcie_1_1_ep_s6_envsettings.html
│   │   ├── xilinx_pcie_1_1_ep_s6.lso
│   │   ├── xilinx_pcie_1_1_ep_s6.ngc
│   │   ├── xilinx_pcie_1_1_ep_s6.ngr
│   │   ├── xilinx_pcie_1_1_ep_s6.prj
│   │   ├── xilinx_pcie_1_1_ep_s6.stx
│   │   ├── xilinx_pcie_1_1_ep_s6_summary.html
│   │   ├── xilinx_pcie_1_1_ep_s6.syr
│   │   ├── xilinx_pcie_1_1_ep_s6.xst
│   │   ├── xilinx_pcie_1_1_ep_s6_xst.xrpt
│   │   ├── xlnx_auto_0_xdb
│   │   ├── _xmsgs
│   │   │   ├── ngcbuild.xmsgs
│   │   │   ├── pn_parser.xmsgs
│   │   │   └── xst.xmsgs
│   │   └── xst
│   │   ├── dump.xst
│   │   │   └── xilinx_pcie_1_1_ep_s6.prj
│   │   ├── projnav.tmp
│   │   └── work
│   │   ├── work.sdbl
│   │   └── work.sdbx
│   ├── BMD_PCIE.xise
│   ├── BMD_PCIE.zip
│   ├── impact_impact.xwbt
│   ├── impact.xsl
│   ├── iseconfig
│   │   ├── BMD_PCIE.projectmgr
│   │   ├── BMD_TX_ENGINE.xreport
│   │   └── xilinx_pcie_1_1_ep_s6.xreport
│   ├── output.txt
│   ├── webtalk_impact.xml
│   ├── webtalk.log
│   ├── xilinx_pcie_1_1_ep_s6.v
│   │   ├── iseconfig
│   │   │   ├── BMD_TX_ENGINE.xreport
│   │   │   ├── xilinx_pcie_1_1_ep_s6.v.projectmgr
│   │   │   └── xilinx_pcie_1_1_ep_s6.xreport
│   │   ├── remote_sources
│   │   │   └── _
│   │   │   └── _
│   │   │   ├── _
│   │   │   │   └── _
│   │   │   │   ├── _
│   │   │   │   │   ├── bmd_design.veo
│   │   │   │   │   ├── bmd_design.xco
│   │   │   │   │   └── bmd_design_xmdf.tcl
│   │   │   │   ├── example_design
│   │   │   │   │   └── xilinx_pcie_1_1_ep_s6.v
│   │   │   │   └── source
│   │   │   │   ├── bmd_design.v
│   │   │   │   ├── gtpa1_dual_wrapper_tile.v
│   │   │   │   ├── gtpa1_dual_wrapper.v
│   │   │   │   ├── pcie_bram_s6.v
│   │   │   │   ├── pcie_brams_s6.v
│   │   │   │   └── pcie_bram_top_s6.v
│   │   │   ├── BMD
│   │   │   │   ├── BMD_32_RX_ENGINE.v
│   │   │   │   ├── BMD_32_TX_ENGINE.v
│   │   │   │   ├── common
│   │   │   │   │   ├── BMD_CFG_CTRL.v
│   │   │   │   │   ├── BMD_EP_MEM_ACCESS.v
│   │   │   │   │   ├── BMD_EP_MEM.v
│   │   │   │   │   ├── BMD_EP.v
│   │   │   │   │   ├── BMD_INTR_CTRL.v
│   │   │   │   │   ├── BMD_RD_THROTTLE.v
│   │   │   │   │   ├── BMD_TO_CTRL.v
│   │   │   │   │   └── BMD.v
│   │   │   │   └── s6_pci_exp_32b_app.v
│   │   │   └── implement
│   │   │   └── ucf
│   │   │   └── xilinx_pci_exp_s6_1_lane_ep_sp605.ucf
│   │   ├── trn_mon.cdc
│   │   ├── xilinx_pcie_1_1_ep_s6_envsettings.html
│   │   ├── xilinx_pcie_1_1_ep_s6_guide.ncd
│   │   ├── xilinx_pcie_1_1_ep_s6_summary.html
│   │   ├── xilinx_pcie_1_1_ep_s6.v.gise
│   │   ├── xilinx_pcie_1_1_ep_s6.v.xise
│   │   └── _xmsgs
│   │   └── pn_parser.xmsgs
│   └── xilinx_pcie_1_1_ep_s6.v.zip
├── prj
│   ├── BMD_PCIE.gise
│   ├── BMD_TX_ENGINE_summary.html
│   ├── _ngo
│   │   ├── cs_icon_pro
│   │   │   ├── coregen.cgc
│   │   │   ├── coregen.cgp
│   │   │   ├── coregen.log
│   │   │   ├── generate_icon_pro.xco
│   │   │   ├── icon_pro_flist.txt
│   │   │   ├── icon_pro.gise
│   │   │   ├── icon_pro_readme.txt
│   │   │   ├── icon_pro.ucf
│   │   │   ├── icon_pro.vhd
│   │   │   ├── icon_pro.vho
│   │   │   ├── icon_pro.xco
│   │   │   ├── icon_pro.xise
│   │   │   ├── icon_pro_xmdf.tcl
│   │   │   ├── tmp
│   │   │   │   ├── _cg
│   │   │   │   └── _xmsgs
│   │   │   │   └── pn_parser.xmsgs
│   │   │   └── _xmsgs
│   │   │   └── xst.xmsgs
│   │   ├── cs_ila_pro_0
│   │   │   ├── coregen.cgc
│   │   │   ├── coregen.cgp
│   │   │   ├── coregen.log
│   │   │   ├── generate_ila_pro_0.xco
│   │   │   ├── ila_pro_0.cdc
│   │   │   ├── ila_pro_0_flist.txt
│   │   │   ├── ila_pro_0.gise
│   │   │   ├── ila_pro_0_readme.txt
│   │   │   ├── ila_pro_0.ucf
│   │   │   ├── ila_pro_0.vhd
│   │   │   ├── ila_pro_0.vho
│   │   │   ├── ila_pro_0.xco
│   │   │   ├── ila_pro_0.xise
│   │   │   ├── ila_pro_0_xmdf.tcl
│   │   │   ├── tmp
│   │   │   │   ├── _cg
│   │   │   │   └── _xmsgs
│   │   │   │   └── pn_parser.xmsgs
│   │   │   └── _xmsgs
│   │   │   └── xst.xmsgs
│   │   ├── icon_pro.ngc
│   │   ├── ila_pro_0.ngc
│   │   ├── netlist.lst
│   │   ├── xilinx_pcie_1_1_ep_s6_cs_signalbrowser.ngo
│   │   └── xilinx_pcie_1_1_ep_s6_cs_signalbrowser.ver
│   ├── par_usage_statistics.html
│   ├── pcie_app_s6_summary.html
│   ├── tmp
│   ├── webtalk.log
│   ├── webtalk_pn.xml
│   ├── xilinx_pcie_1_1_ep_s6.bgn
│   ├── xilinx_pcie_1_1_ep_s6.bit
│   ├── xilinx_pcie_1_1_ep_s6_bitgen.xwbt
│   ├── xilinx_pcie_1_1_ep_s6.bld
│   ├── xilinx_pcie_1_1_ep_s6.cmd_log
│   ├── xilinx_pcie_1_1_ep_s6_cs.blc
│   ├── xilinx_pcie_1_1_ep_s6_cs.ngc
│   ├── xilinx_pcie_1_1_ep_s6.drc
│   ├── xilinx_pcie_1_1_ep_s6_envsettings.html
│   ├── xilinx_pcie_1_1_ep_s6_guide.ncd
│   ├── xilinx_pcie_1_1_ep_s6.lso
│   ├── xilinx_pcie_1_1_ep_s6_map.map
│   ├── xilinx_pcie_1_1_ep_s6_map.mrp
│   ├── xilinx_pcie_1_1_ep_s6_map.ncd
│   ├── xilinx_pcie_1_1_ep_s6_map.ngm
│   ├── xilinx_pcie_1_1_ep_s6_map.xrpt
│   ├── xilinx_pcie_1_1_ep_s6.ncd
│   ├── xilinx_pcie_1_1_ep_s6.ngc
│   ├── xilinx_pcie_1_1_ep_s6.ngd
│   ├── xilinx_pcie_1_1_ep_s6_ngdbuild.xrpt
│   ├── xilinx_pcie_1_1_ep_s6.ngr
│   ├── xilinx_pcie_1_1_ep_s6.pad
│   ├── xilinx_pcie_1_1_ep_s6_pad.csv
│   ├── xilinx_pcie_1_1_ep_s6_pad.txt
│   ├── xilinx_pcie_1_1_ep_s6.par
│   ├── xilinx_pcie_1_1_ep_s6_par.xrpt
│   ├── xilinx_pcie_1_1_ep_s6.pcf
│   ├── xilinx_pcie_1_1_ep_s6.prj
│   ├── xilinx_pcie_1_1_ep_s6.ptwx
│   ├── xilinx_pcie_1_1_ep_s6.stx
│   ├── xilinx_pcie_1_1_ep_s6_summary.html
│   ├── xilinx_pcie_1_1_ep_s6_summary.xml
│   ├── xilinx_pcie_1_1_ep_s6.syr
│   ├── xilinx_pcie_1_1_ep_s6.twr
│   ├── xilinx_pcie_1_1_ep_s6.twx
│   ├── xilinx_pcie_1_1_ep_s6.unroutes
│   ├── xilinx_pcie_1_1_ep_s6_usage.xml
│   ├── xilinx_pcie_1_1_ep_s6.ut
│   ├── xilinx_pcie_1_1_ep_s6.xpi
│   ├── xilinx_pcie_1_1_ep_s6.xst
│   ├── xilinx_pcie_1_1_ep_s6_xst.xrpt
│   ├── xlnx_auto_0_xdb
│   │   └── cst.xbcd
│   ├── _xmsgs
│   │   ├── bitgen.xmsgs
│   │   ├── map.xmsgs
│   │   ├── ngcbuild.xmsgs
│   │   ├── ngdbuild.xmsgs
│   │   ├── par.xmsgs
│   │   ├── pn_parser.xmsgs
│   │   ├── trce.xmsgs
│   │   └── xst.xmsgs
│   └── xst
│   ├── dump.xst
│   │   └── xilinx_pcie_1_1_ep_s6.prj
│   ├── projnav.tmp
│   └── work
│   ├── work.sdbl
│   └── work.sdbx
├── src
│   ├── BMD
│   │   ├── BMD_128_RX_ENGINE.v
│   │   ├── BMD_128_TX_ENGINE.v
│   │   ├── BMD_32_RX_ENGINE.v
│   │   ├── BMD_32_TX_ENGINE.v
│   │   ├── BMD_64_RX_ENGINE.v
│   │   ├── BMD_64_TX_ENGINE.v
│   │   ├── common
│   │   │   ├── BMD_CFG_CTRL.v
│   │   │   ├── BMD_EP_MEM_ACCESS.v
│   │   │   ├── BMD_EP_MEM.v
│   │   │   ├── BMD_EP.v
│   │   │   ├── BMD_GEN2.v
│   │   │   ├── BMD_INTR_CTRL_DELAY.v
│   │   │   ├── BMD_INTR_CTRL.v
│   │   │   ├── BMD_PCIE_20.v
│   │   │   ├── BMD_RD_THROTTLE.v
│   │   │   ├── BMD_TO_CTRL.v
│   │   │   └── BMD.v
│   │   ├── pipe_1_lane_pci_exp_32b_app.v
│   │   └── s6_pci_exp_32b_app.v
│   ├── source
│   │   ├── bmd_design.v
│   │   ├── gtpa1_dual_wrapper_tile.v
│   │   ├── gtpa1_dual_wrapper.v
│   │   ├── pcie_bram_s6.v
│   │   ├── pcie_brams_s6.v
│   │   └── pcie_bram_top_s6.v
│   └── xilinx_pcie_1_1_ep_s6.v
├── tb
└── ucf
└── xilinx_pci_exp_s6_1_lane_ep_sp605.ucf

107 directories, 405 files