SPI的verilog IP核.gz

【实例简介】
从opencores网站上下载的SPI IP核verilog代码，很好代码风格
【实例截图】
【核心代码】
4744302543290363185.gz
└── simple_spi
├── branches
├── tags
│   └── initial
│   └── rtl
│   └── verilog
│   ├── fifo4.v
│   └── simple_spi_top.v
├── trunk
│   ├── bench
│   │   └── verilog
│   │   ├── spi_slave_model.v
│   │   ├── tst_bench_top.v
│   │   └── wb_master_model.v
│   ├── doc
│   │   ├── simple_spi.pdf
│   │   └── src
│   │   └── simple_spi.doc
│   ├── rtl
│   │   └── verilog
│   │   ├── fifo4.v
│   │   └── simple_spi_top.v
│   └── sim
│   └── rtl_sim
│   ├── bin
│   │   └── Makefile
│   └── run
│   ├── Makefile
│   ├── ncsim.log
│   ├── ncvlog.log
│   ├── ncwork
│   │   ├── cds.lib
│   │   ├── hdl.var
│   │   └── work
│   │   ├── inca.linux.135.pak
│   │   └── inca.lnx86.148.pak
│   ├── simvision.sv
│   ├── stdout.log
│   └── waves
│   └── waves.do
└── web_uploads

21 directories, 20 files