实例介绍
针对FPGA编写的Verilog二分频程序,并编写了相应的Testbench,自测成功。波形正确。
【实例截图】
【核心代码】
4744302542851751813.rar
└── 二分频测试程序
├── db
│ ├── logic_util_heursitic.dat
│ ├── prev_cmp_test.asm.qmsg
│ ├── prev_cmp_test.eda.qmsg
│ ├── prev_cmp_test.fit.qmsg
│ ├── prev_cmp_test.map.qmsg
│ ├── prev_cmp_test.qmsg
│ ├── prev_cmp_test.tan.qmsg
│ ├── test.(0).cnf.cdb
│ ├── test.(0).cnf.hdb
│ ├── test.asm.qmsg
│ ├── test.asm.rdb
│ ├── test.cbx.xml
│ ├── test.cmp0.ddb
│ ├── test.cmp.bpm
│ ├── test.cmp.cdb
│ ├── test.cmp.ecobp
│ ├── test.cmp.hdb
│ ├── test.cmp.kpt
│ ├── test.cmp.logdb
│ ├── test.cmp_merge.kpt
│ ├── test.cmp.rdb
│ ├── test.cmp.tdb
│ ├── test.db_info
│ ├── test.eco.cdb
│ ├── test.eda.qmsg
│ ├── test.fit.qmsg
│ ├── test.hier_info
│ ├── test.hif
│ ├── test.lpc.html
│ ├── test.lpc.rdb
│ ├── test.lpc.txt
│ ├── test.map_bb.cdb
│ ├── test.map_bb.hdb
│ ├── test.map_bb.logdb
│ ├── test.map.bpm
│ ├── test.map.cdb
│ ├── test.map.ecobp
│ ├── test.map.hdb
│ ├── test.map.kpt
│ ├── test.map.logdb
│ ├── test.map.qmsg
│ ├── test.pre_map.cdb
│ ├── test.pre_map.hdb
│ ├── test.rtlv.hdb
│ ├── test.rtlv_sg.cdb
│ ├── test.rtlv_sg_swap.cdb
│ ├── test.sgdiff.cdb
│ ├── test.sgdiff.hdb
│ ├── test.sld_design_entry_dsc.sci
│ ├── test.sld_design_entry.sci
│ ├── test.smart_action.txt
│ ├── test.syn_hier_info
│ ├── test.tan.qmsg
│ ├── test.tis_db_list.ddb
│ └── test.tmw_info
├── incremental_db
│ ├── compiled_partitions
│ │ ├── test.root_partition.cmp.cdb
│ │ ├── test.root_partition.cmp.dfp
│ │ ├── test.root_partition.cmp.hdb
│ │ ├── test.root_partition.cmp.kpt
│ │ ├── test.root_partition.cmp.logdb
│ │ ├── test.root_partition.cmp.rcfdb
│ │ ├── test.root_partition.cmp.re.rcfdb
│ │ ├── test.root_partition.map.cdb
│ │ ├── test.root_partition.map.dpi
│ │ ├── test.root_partition.map.hdb
│ │ └── test.root_partition.map.kpt
│ └── README
├── simulation
│ └── modelsim
│ ├── cyclone_atoms.v
│ ├── cyclone_atoms.vhd
│ ├── cyclone_components.vhd
│ ├── modelsim.ini
│ ├── msim_transcript
│ ├── rtl_work
│ │ ├── _info
│ │ ├── _opt
│ │ │ ├── _deps
│ │ │ ├── rtl_work__info
│ │ │ ├── rtl_work_test_fast.asm
│ │ │ ├── rtl_work_test_fast.dt2
│ │ │ ├── rtl_work_test_vlg_tst_fast.asm
│ │ │ └── rtl_work_test_vlg_tst_fast.dt2
│ │ ├── _temp
│ │ ├── test
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ └── test_vlg_tst
│ │ ├── _primary.dat
│ │ └── _primary.vhd
│ ├── test_modelsim.xrf
│ ├── test_run_msim_rtl_verilog.do
│ ├── test_run_msim_rtl_verilog.do.bak
│ ├── test_run_msim_rtl_verilog.do.bak1
│ ├── test_run_msim_rtl_verilog.do.bak2
│ ├── test_run_msim_rtl_verilog.do.bak3
│ ├── test.sft
│ ├── test.vo
│ ├── test_v.sdo
│ ├── test.vt
│ ├── test.vt.bak
│ ├── verilog_libs
│ │ ├── altera_mf_ver
│ │ │ ├── a_graycounter
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt3pram
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altaccumulate
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_aeq_s4
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_cal
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altclklock
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altddio_bidir
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altddio_in
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altddio_out
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_dfe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altdpram
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @a@l@t@e@r@a_@m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altera_std_synchronizer
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altera_std_synchronizer_bundle
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_eyemon
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altfp_mult
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altlvds_rx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altlvds_tx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altmult_accum
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altmult_add
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altparallel_flash_loader
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altpll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altserial_flash_loader
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altshift_taps
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altsource_probe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altsqrt
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altsquare
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altstratixii_oct
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── altsyncram
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── arm_m_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── arm_n_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── arm_scale_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cda_m_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cda_n_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cda_scale_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cycloneiiigl_post_divider
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo_async
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo_dffpipe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo_fefifo
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo_low_latency
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo_mixed_widths
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dcfifo_sync
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dffp
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dummy_hub
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── flexible_lvds_rx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── flexible_lvds_tx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── _info
│ │ │ ├── jtag_tap_controller
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lcell
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_cycloneiiigl_m_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_cycloneiiigl_n_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_cycloneiiigl_pll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_cycloneiiigl_scale_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_cycloneiii_pll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_pll_reg
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_stratixiii_pll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_stratixii_pll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @m@f_stratix_pll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── parallel_add
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── pll_iobuf
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── scfifo
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── signal_gen
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── sld_signaltap
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── sld_virtual_jtag
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratixgx_dpa_lvds_rx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratixiii_lvds_rx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratixiii_lvds_rx_channel
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratixiii_lvds_rx_dpa
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratixii_lvds_rx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratixii_tx_outclk
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratix_lvds_rx
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stratix_tx_outclk
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stx_m_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stx_n_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── stx_scale_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── _temp
│ │ │ ├── ttn_m_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── ttn_n_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ └── ttn_scale_cntr
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── altera_ver
│ │ │ ├── alt_bidir_buf
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_bidir_diff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_inbuf
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_inbuf_diff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_iobuf
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_iobuf_diff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_outbuf
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_outbuf_diff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_outbuf_tri
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── alt_outbuf_tri_diff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── carry
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── carry_sum
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cascade
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── clklock
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dffe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dffea
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dffeas
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── dlatch
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── exp
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── global
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── _info
│ │ │ ├── jkff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── jkffe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── latch
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lut_input
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lut_output
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── opndrn
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── prim_gdff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @p@r@i@m_@g@d@f@f_@h@i@g@h
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @p@r@i@m_@g@d@f@f_@l@o@w
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── prim_gjkff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── prim_gsrff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── prim_gtff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── row_global
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── soft
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── srff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── srffe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── _temp
│ │ │ ├── tff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── tffe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ └── @t@r@i
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── cyclone_ver
│ │ │ ├── cyclone_and1
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_and16
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_asmiblock
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_asynch_io
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_asynch_lcell
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_b17mux21
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_b5mux21
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_bmux21
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_crcblock
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_dffe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_dll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_io
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_jtag
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_latch
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_lcell
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_lcell_register
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_m_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_mux21
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_mux41
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_n_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_nmux21
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_pll
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_pll_reg
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e@a@s
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @c@y@c@l@o@n@e_@p@r@i@m_@d@f@f@e@a@s_@h@i@g@h
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_ram_block
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_ram_pulse_generator
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_ram_register
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_routing_wire
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── cyclone_scale_cntr
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── _info
│ │ │ └── _temp
│ │ ├── lpm_ver
│ │ │ ├── _info
│ │ │ ├── lpm_abs
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_add_sub
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_and
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_bipad
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_bustri
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_clshift
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_compare
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_constant
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_counter
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_decode
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_divide
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_ff
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_fifo
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_fifo_dc
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_fifo_dc_async
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_fifo_dc_dffpipe
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_fifo_dc_fefifo
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @l@p@m_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_inpad
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_inv
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_latch
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── @l@p@m_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_mult
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_mux
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_or
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_outpad
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_ram_dp
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_ram_dq
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_ram_io
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_rom
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_shiftreg
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ ├── lpm_xor
│ │ │ │ ├── _primary.dat
│ │ │ │ └── _primary.vhd
│ │ │ └── _temp
│ │ └── sgate_ver
│ │ ├── _info
│ │ ├── io_buf_opdrn
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── io_buf_tri
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── mux21
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_add
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_addsub
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_bus_mux
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_decoder
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_div
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_latch
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_left_shift
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_less_than
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_mod
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_mult
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_mux
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_right_shift
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_rotate_left
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_rotate_right
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── oper_selector
│ │ │ ├── _primary.dat
│ │ │ └── _primary.vhd
│ │ ├── _temp
│ │ └── tri_bus
│ │ ├── _primary.dat
│ │ └── _primary.vhd
│ └── vsim.wlf
├── test.asm.rpt
├── test_assignment_defaults.qdf
├── test.done
├── test.eda.rpt
├── test.fit.rpt
├── test.fit.smsg
├── test.fit.summary
├── test.flow.rpt
├── test.map.rpt
├── test.map.summary
├── test_nativelink_simulation.rpt
├── test.pin
├── test.pof
├── test.qpf
├── test.qsf
├── test.qws
├── test.sof
├── test.sta.rpt
├── test.sta.summary
├── test.tan.rpt
├── test.tan.summary
└── test.v
225 directories, 528 files
标签:
小贴士
感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论