fpga的fft核测试.rar

【实例简介】
工程实现1024点FFT运算，应用XILINX fft核，对fft运算后的数据取模运算，同时带有仿真模块，验证模块的正确性
【实例截图】
【核心代码】
fft.rar
└── fft
├── fft.cache
│   ├── compile_simlib
│   │   ├── activehdl
│   │   ├── ies
│   │   ├── modelsim
│   │   ├── questa
│   │   ├── riviera
│   │   ├── vcs
│   │   └── xcelium
│   ├── ip
│   │   └── 2019.1
│   │   ├── 0f63cab1b8d2f6b5
│   │   │   ├── 0f63cab1b8d2f6b5.xci
│   │   │   ├── fifo_16x1024_bram.dcp
│   │   │   ├── fifo_16x1024_bram_sim_netlist.v
│   │   │   ├── fifo_16x1024_bram_sim_netlist.vhdl
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   ├── fifo_16x1024_bram_stub.vhdl
│   │   │   └── stats.txt
│   │   ├── 16d06fc518e98d55
│   │   │   ├── 16d06fc518e98d55.xci
│   │   │   ├── xfft_0.dcp
│   │   │   ├── xfft_0_sim_netlist.v
│   │   │   ├── xfft_0_sim_netlist.vhdl
│   │   │   ├── xfft_0_stub.v
│   │   │   └── xfft_0_stub.vhdl
│   │   ├── 24e55714e3fb6230
│   │   │   ├── 24e55714e3fb6230.xci
│   │   │   ├── fifo_16x1024_bram.dcp
│   │   │   ├── fifo_16x1024_bram_sim_netlist.v
│   │   │   ├── fifo_16x1024_bram_sim_netlist.vhdl
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   └── fifo_16x1024_bram_stub.vhdl
│   │   ├── 3b5bd66ec5bf68f3
│   │   │   ├── 3b5bd66ec5bf68f3.xci
│   │   │   ├── fifo_16x1024_bram.dcp
│   │   │   ├── fifo_16x1024_bram_sim_netlist.v
│   │   │   ├── fifo_16x1024_bram_sim_netlist.vhdl
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   ├── fifo_16x1024_bram_stub.vhdl
│   │   │   └── stats.txt
│   │   ├── 5fd11b47b4a495f4
│   │   │   ├── 5fd11b47b4a495f4.xci
│   │   │   ├── fifo_16x1024_bram.dcp
│   │   │   ├── fifo_16x1024_bram_sim_netlist.v
│   │   │   ├── fifo_16x1024_bram_sim_netlist.vhdl
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   └── fifo_16x1024_bram_stub.vhdl
│   │   ├── 6ca921e62fc72e0d
│   │   │   ├── 6ca921e62fc72e0d.xci
│   │   │   ├── dds_compiler_0.dcp
│   │   │   ├── dds_compiler_0_sim_netlist.v
│   │   │   ├── dds_compiler_0_sim_netlist.vhdl
│   │   │   ├── dds_compiler_0_stub.v
│   │   │   └── dds_compiler_0_stub.vhdl
│   │   ├── 74be2d7740804b9d
│   │   │   ├── 74be2d7740804b9d.xci
│   │   │   ├── dds_compiler_0.dcp
│   │   │   ├── dds_compiler_0_sim_netlist.v
│   │   │   ├── dds_compiler_0_sim_netlist.vhdl
│   │   │   ├── dds_compiler_0_stub.v
│   │   │   └── dds_compiler_0_stub.vhdl
│   │   ├── bc98ad195dc4062a
│   │   │   ├── bc98ad195dc4062a.xci
│   │   │   ├── fifo_16x1024_bram.dcp
│   │   │   ├── fifo_16x1024_bram_sim_netlist.v
│   │   │   ├── fifo_16x1024_bram_sim_netlist.vhdl
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   └── fifo_16x1024_bram_stub.vhdl
│   │   ├── c9306c58d725a350
│   │   │   ├── blk_mem_gen_0.dcp
│   │   │   ├── blk_mem_gen_0_sim_netlist.v
│   │   │   ├── blk_mem_gen_0_sim_netlist.vhdl
│   │   │   ├── blk_mem_gen_0_stub.v
│   │   │   ├── blk_mem_gen_0_stub.vhdl
│   │   │   └── c9306c58d725a350.xci
│   │   └── e566ea73c0d85914
│   │   ├── e566ea73c0d85914.xci
│   │   ├── xfft_0.dcp
│   │   ├── xfft_0_sim_netlist.v
│   │   ├── xfft_0_sim_netlist.vhdl
│   │   ├── xfft_0_stub.v
│   │   └── xfft_0_stub.vhdl
│   └── wt
│   ├── gui_handlers.wdf
│   ├── java_command_handlers.wdf
│   ├── project.wpc
│   ├── synthesis.wdf
│   ├── webtalk_pa.xml
│   └── xsim.wdf
├── fft.hw
│   └── fft.lpr
├── fft.ip_user_files
│   ├── ip
│   │   ├── dds_compiler_0
│   │   │   ├── dds_compiler_0_stub.v
│   │   │   ├── dds_compiler_0_stub.vhdl
│   │   │   ├── dds_compiler_0.veo
│   │   │   └── dds_compiler_0.vho
│   │   ├── fifo_16x1024_bram
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   ├── fifo_16x1024_bram_stub.vhdl
│   │   │   ├── fifo_16x1024_bram.veo
│   │   │   └── fifo_16x1024_bram.vho
│   │   └── xfft_0
│   │   ├── xfft_0_stub.v
│   │   ├── xfft_0_stub.vhdl
│   │   ├── xfft_0.veo
│   │   └── xfft_0.vho
│   ├── ipstatic
│   │   ├── hdl
│   │   │   ├── axi_utils_v2_0_vh_rfs.vhd
│   │   │   ├── c_addsub_v12_0_vh_rfs.vhd
│   │   │   ├── cmpy_v6_0_vh_rfs.vhd
│   │   │   ├── c_mux_bit_v12_0_vh_rfs.vhd
│   │   │   ├── c_reg_fd_v12_0_vh_rfs.vhd
│   │   │   ├── c_shift_ram_v12_0_vh_rfs.vhd
│   │   │   ├── dds_compiler_v6_0_vh_rfs.vhd
│   │   │   ├── fifo_generator_v13_2_rfs.v
│   │   │   ├── fifo_generator_v13_2_rfs.vhd
│   │   │   ├── floating_point_v7_0_vh_rfs.vhd
│   │   │   ├── mult_gen_v12_0_vh_rfs.vhd
│   │   │   ├── xbip_addsub_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_bram18k_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_pipe_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_utils_v3_0_vh_rfs.vhd
│   │   │   └── xfft_v9_1_vh_rfs.vhd
│   │   └── simulation
│   │   ├── blk_mem_gen_v8_4.v
│   │   └── fifo_generator_vlog_beh.v
│   ├── mem_init_files
│   │   └── summary.log
│   ├── README.txt
│   └── sim_scripts
│   ├── dds_compiler_0
│   │   ├── activehdl
│   │   │   ├── compile.do
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── dds_compiler_0.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── ies
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   └── run.f
│   │   ├── modelsim
│   │   │   ├── compile.do
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── dds_compiler_0.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── questa
│   │   │   ├── compile.do
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── dds_compiler_0.udo
│   │   │   ├── elaborate.do
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── README.txt
│   │   ├── riviera
│   │   │   ├── compile.do
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── dds_compiler_0.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── vcs
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   └── simulate.do
│   │   ├── xcelium
│   │   │   ├── dds_compiler_0.sh
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   └── run.f
│   │   └── xsim
│   │   ├── cmd.tcl
│   │   ├── dds_compiler_0.sh
│   │   ├── elab.opt
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── vhdl.prj
│   │   ├── vlog.prj
│   │   └── xsim.ini
│   ├── fifo_16x1024_bram
│   │   ├── activehdl
│   │   │   ├── compile.do
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── fifo_16x1024_bram.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── ies
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   └── run.f
│   │   ├── modelsim
│   │   │   ├── compile.do
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── fifo_16x1024_bram.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── questa
│   │   │   ├── compile.do
│   │   │   ├── elaborate.do
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── fifo_16x1024_bram.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── README.txt
│   │   ├── riviera
│   │   │   ├── compile.do
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── fifo_16x1024_bram.udo
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── vcs
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   └── simulate.do
│   │   ├── xcelium
│   │   │   ├── fifo_16x1024_bram.sh
│   │   │   ├── file_info.txt
│   │   │   ├── glbl.v
│   │   │   ├── README.txt
│   │   │   └── run.f
│   │   └── xsim
│   │   ├── cmd.tcl
│   │   ├── elab.opt
│   │   ├── fifo_16x1024_bram.sh
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── vhdl.prj
│   │   ├── vlog.prj
│   │   └── xsim.ini
│   └── xfft_0
│   ├── activehdl
│   │   ├── compile.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   ├── wave.do
│   │   ├── xfft_0.sh
│   │   └── xfft_0.udo
│   ├── ies
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── run.f
│   │   └── xfft_0.sh
│   ├── modelsim
│   │   ├── compile.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   ├── wave.do
│   │   ├── xfft_0.sh
│   │   └── xfft_0.udo
│   ├── questa
│   │   ├── compile.do
│   │   ├── elaborate.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   ├── wave.do
│   │   ├── xfft_0.sh
│   │   └── xfft_0.udo
│   ├── README.txt
│   ├── riviera
│   │   ├── compile.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   ├── wave.do
│   │   ├── xfft_0.sh
│   │   └── xfft_0.udo
│   ├── vcs
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   └── xfft_0.sh
│   ├── xcelium
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── run.f
│   │   └── xfft_0.sh
│   └── xsim
│   ├── cmd.tcl
│   ├── elab.opt
│   ├── file_info.txt
│   ├── glbl.v
│   ├── README.txt
│   ├── vhdl.prj
│   ├── vlog.prj
│   ├── xfft_0.sh
│   └── xsim.ini
├── fft.runs
│   ├── dds_compiler_0_synth_1
│   │   ├── dds_compiler_0.dcp
│   │   ├── dds_compiler_0.tcl
│   │   ├── dds_compiler_0_utilization_synth.pb
│   │   ├── dds_compiler_0_utilization_synth.rpt
│   │   ├── dds_compiler_0.vds
│   │   ├── dont_touch.xdc
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── project.wdf
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── __synthesis_is_complete__
│   │   ├── vivado.jou
│   │   └── vivado.pb
│   ├── fifo_16x1024_bram_synth_1
│   │   ├── dont_touch.xdc
│   │   ├── fifo_16x1024_bram.dcp
│   │   ├── fifo_16x1024_bram.tcl
│   │   ├── fifo_16x1024_bram_utilization_synth.pb
│   │   ├── fifo_16x1024_bram_utilization_synth.rpt
│   │   ├── fifo_16x1024_bram.vds
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── project.wdf
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── __synthesis_is_complete__
│   │   ├── vivado.jou
│   │   └── vivado.pb
│   └── xfft_0_synth_1
│   ├── dont_touch.xdc
│   ├── gen_run.xml
│   ├── htr.txt
│   ├── ISEWrap.js
│   ├── ISEWrap.sh
│   ├── project.wdf
│   ├── rundef.js
│   ├── runme.bat
│   ├── runme.log
│   ├── runme.sh
│   ├── __synthesis_is_complete__
│   ├── vivado.jou
│   ├── vivado.pb
│   ├── xfft_0.dcp
│   ├── xfft_0.tcl
│   ├── xfft_0_utilization_synth.pb
│   ├── xfft_0_utilization_synth.rpt
│   └── xfft_0.vds
├── fft.srcs
│   ├── sim_1
│   │   └── new
│   │   └── tb_fft_top.v
│   └── sources_1
│   ├── ip
│   │   ├── dds_compiler_0
│   │   │   ├── cmodel
│   │   │   │   ├── dds_compiler_v6_0_bitacc_cmodel_lin64.zip
│   │   │   │   └── dds_compiler_v6_0_bitacc_cmodel_nt64.zip
│   │   │   ├── dds_compiler_0.dcp
│   │   │   ├── dds_compiler_0_ooc.xdc
│   │   │   ├── dds_compiler_0_sim_netlist.v
│   │   │   ├── dds_compiler_0_sim_netlist.vhdl
│   │   │   ├── dds_compiler_0_stub.v
│   │   │   ├── dds_compiler_0_stub.vhdl
│   │   │   ├── dds_compiler_0.veo
│   │   │   ├── dds_compiler_0.vho
│   │   │   ├── dds_compiler_0.xci
│   │   │   ├── dds_compiler_0.xml
│   │   │   ├── demo_tb
│   │   │   │   └── tb_dds_compiler_0.vhd
│   │   │   ├── doc
│   │   │   │   └── dds_compiler_v6_0_changelog.txt
│   │   │   ├── hdl
│   │   │   │   ├── axi_utils_v2_0_vh_rfs.vhd
│   │   │   │   ├── dds_compiler_v6_0_vh_rfs.vhd
│   │   │   │   ├── mult_gen_v12_0_vh_rfs.vhd
│   │   │   │   ├── xbip_bram18k_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_pipe_v3_0_vh_rfs.vhd
│   │   │   │   └── xbip_utils_v3_0_vh_rfs.vhd
│   │   │   ├── sim
│   │   │   │   └── dds_compiler_0.vhd
│   │   │   └── synth
│   │   │   └── dds_compiler_0.vhd
│   │   ├── fifo_16x1024_bram
│   │   │   ├── doc
│   │   │   │   └── fifo_generator_v13_2_changelog.txt
│   │   │   ├── fifo_16x1024_bram_clocks.xdc
│   │   │   ├── fifo_16x1024_bram.dcp
│   │   │   ├── fifo_16x1024_bram_ooc.xdc
│   │   │   ├── fifo_16x1024_bram_sim_netlist.v
│   │   │   ├── fifo_16x1024_bram_sim_netlist.vhdl
│   │   │   ├── fifo_16x1024_bram_stub.v
│   │   │   ├── fifo_16x1024_bram_stub.vhdl
│   │   │   ├── fifo_16x1024_bram.veo
│   │   │   ├── fifo_16x1024_bram.vho
│   │   │   ├── fifo_16x1024_bram.xci
│   │   │   ├── fifo_16x1024_bram.xdc
│   │   │   ├── fifo_16x1024_bram.xml
│   │   │   ├── hdl
│   │   │   │   ├── blk_mem_gen_v8_4_vhsyn_rfs.vhd
│   │   │   │   ├── fifo_generator_v13_2_rfs.v
│   │   │   │   ├── fifo_generator_v13_2_rfs.vhd
│   │   │   │   └── fifo_generator_v13_2_vhsyn_rfs.vhd
│   │   │   ├── sim
│   │   │   │   └── fifo_16x1024_bram.v
│   │   │   ├── simulation
│   │   │   │   └── fifo_generator_vlog_beh.v
│   │   │   └── synth
│   │   │   └── fifo_16x1024_bram.vhd
│   │   └── xfft_0
│   │   ├── cmodel
│   │   │   ├── xfft_v9_1_bitacc_cmodel_lin64.zip
│   │   │   └── xfft_v9_1_bitacc_cmodel_nt64.zip
│   │   ├── demo_tb
│   │   │   └── tb_xfft_0.vhd
│   │   ├── doc
│   │   │   └── xfft_v9_1_changelog.txt
│   │   ├── hdl
│   │   │   ├── axi_utils_v2_0_vh_rfs.vhd
│   │   │   ├── c_addsub_v12_0_vh_rfs.vhd
│   │   │   ├── cmpy_v6_0_vh_rfs.vhd
│   │   │   ├── c_mux_bit_v12_0_vh_rfs.vhd
│   │   │   ├── c_reg_fd_v12_0_vh_rfs.vhd
│   │   │   ├── c_shift_ram_v12_0_vh_rfs.vhd
│   │   │   ├── floating_point_v7_0_vh_rfs.vhd
│   │   │   ├── mult_gen_v12_0_vh_rfs.vhd
│   │   │   ├── xbip_addsub_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_bram18k_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_pipe_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_utils_v3_0_vh_rfs.vhd
│   │   │   └── xfft_v9_1_vh_rfs.vhd
│   │   ├── sim
│   │   │   └── xfft_0.vhd
│   │   ├── synth
│   │   │   └── xfft_0.vhd
│   │   ├── xfft_0.dcp
│   │   ├── xfft_0_ooc.xdc
│   │   ├── xfft_0_sim_netlist.v
│   │   ├── xfft_0_sim_netlist.vhdl
│   │   ├── xfft_0_stub.v
│   │   ├── xfft_0_stub.vhdl
│   │   ├── xfft_0.veo
│   │   ├── xfft_0.vho
│   │   ├── xfft_0.xci
│   │   └── xfft_0.xml
│   └── new
│   └── fft_top.v
└── fft.xpr

91 directories, 411 files