针对Verilog 的Testbench 例程

【实例简介】
针对Verilog 的Testbench 例程，需要写Testbench 可以参考……
【实例截图】
【核心代码】
16359647455384104877.rar
└── testbench_demo
├── automake.log
├── chipsim.err
├── DEMO.h
├── DEMO.ini
├── demo.jid
├── DEMO.lci
├── DEMO.lct
├── demo.lpf
├── DEMO.mt
├── DEMO.pt
├── demo.rev
├── demo.rvp
├── DEMO.STY
├── DEMO.syn
├── DEMO.tcl
├── DEMO_tcl.ini
├── e1cdr.jhd
├── e1cdr.naf
├── e1cdr.v
├── hdb3d.jhd
├── hdb3d.naf
├── hdb3d.v
├── hdb3e.jhd
├── hdb3e.naf
├── hdb3e.v
├── syndos.env
├── tb_tff.udo
├── tb.v
├── tb.vdo
├── top.jhd
├── top.naf
├── top.tfi
├── top.v
├── transcript
├── vsim.wlf
├── work
│   ├── e1cdr
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.psm
│   ├── hdb3d
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.psm
│   ├── hdb3e
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.psm
│   ├── _info
│   ├── tb
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.psm
│   ├── _temp
│   └── top
│   ├── _primary.dat
│   ├── _primary.vhd
│   └── verilog.psm
└── 使用说明.doc

8 directories, 52 files