FPGA红色飓风开发板资料

【实例简介】
FPGA开发板资料，包括原理图，以及部分验证程序
【实例截图】
【核心代码】
16359647315837005505.rar
└── xc3s400扩展板相关示例
├── XC3S400视频例程
│   ├── Datasheet
│   │   ├── SAA7113H_1.pdf
│   │   ├── SAA7121.pdf
│   │   └── SAA7128H_7129H.pdf
│   ├── ISE工程
│   │   ├── config
│   │   │   ├── 7113init.coe
│   │   │   └── 7121init.coe
│   │   ├── download
│   │   │   ├── vedio_config.bit
│   │   │   └── video_cofig.mcs
│   │   ├── project
│   │   │   └── Video_I2C
│   │   │   ├── 7113_config.do
│   │   │   ├── 7113init.coe
│   │   │   ├── 7121_config.do
│   │   │   ├── 7121init.coe
│   │   │   ├── add_mask_summary.html
│   │   │   ├── add_mask.v
│   │   │   ├── automake.log
│   │   │   ├── bitgen.ut
│   │   │   ├── _cg
│   │   │   │   ├── _cg_exc.out
│   │   │   │   └── ram_7121.mif
│   │   │   ├── _cg_exc.out
│   │   │   ├── clk_div_10.xaw
│   │   │   ├── clk_div_25_arwz.ucf
│   │   │   ├── clk_div_25.v
│   │   │   ├── clk_div_25.xaw
│   │   │   ├── clk_div.bgn
│   │   │   ├── clk_div.bit
│   │   │   ├── clk_div.bld
│   │   │   ├── clk_div.cmd_log
│   │   │   ├── clk_div.drc
│   │   │   ├── clk_div.fse
│   │   │   ├── clk_div.lso
│   │   │   ├── clk_div_map.ncd
│   │   │   ├── clk_div_map.ngm
│   │   │   ├── clk_div.mrp
│   │   │   ├── clk_div.nc1
│   │   │   ├── clk_div.ncd
│   │   │   ├── clk_div.ncf
│   │   │   ├── clk_div.ngc
│   │   │   ├── clk_div.ngd
│   │   │   ├── clk_div.ngm
│   │   │   ├── clk_div.ngr
│   │   │   ├── clk_div.pad
│   │   │   ├── clk_div_pad.csv
│   │   │   ├── clk_div.pad_txt
│   │   │   ├── clk_div_pad.txt
│   │   │   ├── clk_div.par
│   │   │   ├── clk_div.pcf
│   │   │   ├── clk_div.placed_ncd_tracker
│   │   │   ├── clk_div.prj
│   │   │   ├── clk_div.routed_ncd_tracker
│   │   │   ├── clk_div.sdc
│   │   │   ├── clk_div.srd
│   │   │   ├── clk_div.stx
│   │   │   ├── clk_div_summary.html
│   │   │   ├── clk_div.syr
│   │   │   ├── clk_div_test.v
│   │   │   ├── clk_div_test_v.fdo
│   │   │   ├── clk_div_test_v.udo
│   │   │   ├── clk_div.tlg
│   │   │   ├── clk_div.twr
│   │   │   ├── clk_div.twx
│   │   │   ├── clk_div.ut
│   │   │   ├── clk_div.v
│   │   │   ├── clk_div_vhdl.prj
│   │   │   ├── clk_div.xpi
│   │   │   ├── config_7113.bld
│   │   │   ├── config_7113.cmd_log
│   │   │   ├── config_7113.fse
│   │   │   ├── config_7113.lso
│   │   │   ├── config_7113_map.ncd
│   │   │   ├── config_7113_map.ngm
│   │   │   ├── config_7113.mrp
│   │   │   ├── config_7113.nc1
│   │   │   ├── config_7113.ncd
│   │   │   ├── config_7113.ncf
│   │   │   ├── config_7113.ngc
│   │   │   ├── config_7113.ngd
│   │   │   ├── config_7113.ngm
│   │   │   ├── config_7113.ngr
│   │   │   ├── config_7113.pad
│   │   │   ├── config_7113_pad.csv
│   │   │   ├── config_7113.pad_txt
│   │   │   ├── config_7113_pad.txt
│   │   │   ├── config_7113.par
│   │   │   ├── config_7113.par_nlf
│   │   │   ├── config_7113.pcf
│   │   │   ├── config_7113.placed_ncd_tracker
│   │   │   ├── config_7113.prj
│   │   │   ├── config_7113.routed_ncd_tracker
│   │   │   ├── config_7113.sdc
│   │   │   ├── config_7113.srd
│   │   │   ├── config_7113.stx
│   │   │   ├── config_7113_summary.html
│   │   │   ├── config_7113.syr
│   │   │   ├── config_7113_test.v
│   │   │   ├── config_7113_test_v.fdo
│   │   │   ├── config_7113_test_v.ndo
│   │   │   ├── config_7113_test_v.tdo
│   │   │   ├── config_7113_test_v.udo
│   │   │   ├── config_7113_timesim.nlf
│   │   │   ├── config_7113_timesim.sdf
│   │   │   ├── config_7113_timesim.v
│   │   │   ├── config_7113.tlg
│   │   │   ├── config_7113_translate.nlf
│   │   │   ├── config_7113_translate.v
│   │   │   ├── config_7113.twr
│   │   │   ├── config_7113.twx
│   │   │   ├── config_7113.v
│   │   │   ├── config_7113.versim_par
│   │   │   ├── config_7113.versim_xlate
│   │   │   ├── config_7113_vhdl.prj
│   │   │   ├── config_7113.xlate_nlf
│   │   │   ├── config_7113.xpi
│   │   │   ├── config_7121.fse
│   │   │   ├── config_7121.ncf
│   │   │   ├── config_7121.sdc
│   │   │   ├── config_7121.srd
│   │   │   ├── config_7121_test.v
│   │   │   ├── config_7121_test_v.fdo
│   │   │   ├── config_7121_test_v.udo
│   │   │   ├── config_7121.tlg
│   │   │   ├── config_7121.v
│   │   │   ├── core.tpl
│   │   │   ├── gen_clk20_arwz.ucf
│   │   │   ├── gen_clk20.v
│   │   │   ├── gen_clk20.xaw
│   │   │   ├── i2c_cmd_7113_summary.html
│   │   │   ├── i2c_cmd_7113.v
│   │   │   ├── i2c_cmd_7121.v
│   │   │   ├── i2c_cmd_summary.html
│   │   │   ├── i2c_cmd.v
│   │   │   ├── i2c_control_summary.html
│   │   │   ├── i2c_control.v
│   │   │   ├── i2c_top_7113.v
│   │   │   ├── i2c_top_7121.v
│   │   │   ├── i2c_top.v
│   │   │   ├── _impact.cmd
│   │   │   ├── _impact.log
│   │   │   ├── Led_run.v
│   │   │   ├── mask_rom.coe
│   │   │   ├── mask_rom.xco
│   │   │   ├── new7113config.do
│   │   │   ├── new7121config.do
│   │   │   ├── _ngo
│   │   │   │   ├── icon_pro.edn
│   │   │   │   ├── icon_pro.ncf
│   │   │   │   ├── icon_pro.ngo
│   │   │   │   ├── ila_pro_0.edn
│   │   │   │   ├── ila_pro_0.ncf
│   │   │   │   ├── ila_pro_0.ngo
│   │   │   │   ├── netlist.lst
│   │   │   │   ├── ram_7113.ngo
│   │   │   │   ├── ram_7121.ngo
│   │   │   │   ├── vedio_config_cs_signalbrowser.ngo
│   │   │   │   └── vedio_config_cs_signalbrowser.ver
│   │   │   ├── old_i2c_control.v
│   │   │   ├── _pace.ucf
│   │   │   ├── __projnav
│   │   │   │   ├── bitgen.rsp
│   │   │   │   ├── cdc_lock
│   │   │   │   ├── clk_div_10_jhdparse_tcl.rsp
│   │   │   │   ├── clk_div_25_jhdparse_tcl.rsp
│   │   │   │   ├── clk_div_ncdTOut_tcl.rsp
│   │   │   │   ├── clk_div.xst
│   │   │   │   ├── config_7113.xst
│   │   │   │   ├── createTF.err
│   │   │   │   ├── ednTOngd_tcl.rsp
│   │   │   │   ├── gen_clk20_jhdparse_tcl.rsp
│   │   │   │   ├── gen_clk2_jhdparse_tcl.rsp
│   │   │   │   ├── nc1TOncd_tcl.rsp
│   │   │   │   ├── netgen_par_tcl.rsp
│   │   │   │   ├── parentAssignPackagePinsApp_tcl.rsp
│   │   │   │   ├── runXst_tcl.rsp
│   │   │   │   ├── sumrpt_tcl.rsp
│   │   │   │   ├── vedio_config_ncdTOut_tcl.rsp
│   │   │   │   ├── vedio_config.xst
│   │   │   │   ├── Video_I2C_flowplus.gfl
│   │   │   │   └── Video_I2C.gfl
│   │   │   ├── __projnav.log
│   │   │   ├── ram_7113.asy
│   │   │   ├── ram_7113.edn
│   │   │   ├── ram_7113_flist.txt
│   │   │   ├── ram_7113.mif
│   │   │   ├── ram_7113.ngo
│   │   │   ├── ram_7113_readme.txt
│   │   │   ├── ram_7113.sym
│   │   │   ├── ram_7113.v
│   │   │   ├── ram_7113.veo
│   │   │   ├── ram_7113.vhd
│   │   │   ├── ram_7113.vho
│   │   │   ├── ram_7113.xco
│   │   │   ├── ram_7121.asy
│   │   │   ├── ram_7121.edn
│   │   │   ├── ram_7121_flist.txt
│   │   │   ├── ram_7121.mif
│   │   │   ├── ram_7121.ngo
│   │   │   ├── ram_7121_readme.txt
│   │   │   ├── ram_7121.sym
│   │   │   ├── ram_7121.v
│   │   │   ├── ram_7121.veo
│   │   │   ├── ram_7121.vhd
│   │   │   ├── ram_7121.vho
│   │   │   ├── ram_7121.xco
│   │   │   ├── ram_i2c.do
│   │   │   ├── ram_i2c_summary.html
│   │   │   ├── ram_i2c_test.v
│   │   │   ├── ram_i2c_test_v.fdo
│   │   │   ├── ram_i2c_test_v.udo
│   │   │   ├── ram_i2c.v
│   │   │   ├── ram_test.v
│   │   │   ├── ram_test_v.fdo
│   │   │   ├── ram_test_v.udo
│   │   │   ├── receiver.v
│   │   │   ├── rst_delay_test.v
│   │   │   ├── rst_delay_test_v.fdo
│   │   │   ├── rst_delay_test_v.udo
│   │   │   ├── rst_delay.v
│   │   │   ├── syntmp
│   │   │   │   ├── clk_div.plg
│   │   │   │   ├── config_7113.plg
│   │   │   │   └── config_7121.plg
│   │   │   ├── top_config.do
│   │   │   ├── top_config_test.v
│   │   │   ├── top_config_test_v.fdo
│   │   │   ├── top_config_test_v.udo
│   │   │   ├── transcript
│   │   │   ├── Untitled.mcs
│   │   │   ├── Untitled.prm
│   │   │   ├── Untitled.sig
│   │   │   ├── vedio_config.bgn
│   │   │   ├── vedio_config.bit
│   │   │   ├── vedio_config.bld
│   │   │   ├── vedio_config_cclktemp.bit
│   │   │   ├── vedio_config.cmd_log
│   │   │   ├── vedio_config_cs.blc
│   │   │   ├── vedio_config_cs.ngc
│   │   │   ├── vedio_config_cyd.ucf
│   │   │   ├── vedio_config_cyd.ucf.untf
│   │   │   ├── vedio_config.drc
│   │   │   ├── vedio_config_last_par.ncd
│   │   │   ├── vedio_config.lfp
│   │   │   ├── vedio_config.lso
│   │   │   ├── vedio_config_map.ncd
│   │   │   ├── vedio_config_map.ngm
│   │   │   ├── vedio_config.mrp
│   │   │   ├── vedio_config.nc1
│   │   │   ├── vedio_config.ncd
│   │   │   ├── vedio_config.ngc
│   │   │   ├── vedio_config.ngd
│   │   │   ├── vedio_config.ngm
│   │   │   ├── vedio_config.ngr
│   │   │   ├── vedio_config.pad
│   │   │   ├── vedio_config_pad.csv
│   │   │   ├── vedio_config.pad_txt
│   │   │   ├── vedio_config_pad.txt
│   │   │   ├── vedio_config.par
│   │   │   ├── vedio_config.pcf
│   │   │   ├── vedio_config.placed_ncd_tracker
│   │   │   ├── vedio_config.prj
│   │   │   ├── vedio_config.routed_ncd_tracker
│   │   │   ├── vedio_config.sdc
│   │   │   ├── vedio_config.stx
│   │   │   ├── vedio_config_summary.html
│   │   │   ├── vedio_config.syr
│   │   │   ├── vedio_config.tlg
│   │   │   ├── vedio_config.twr
│   │   │   ├── vedio_config.twx
│   │   │   ├── vedio_config.ucf
│   │   │   ├── vedio_config.ucf.untf
│   │   │   ├── vedio_config.ut
│   │   │   ├── vedio_config.v
│   │   │   ├── vedio_config_vhdl.prj
│   │   │   ├── vedio_config.xpi
│   │   │   ├── video.cdc
│   │   │   ├── video_cofig.mcs
│   │   │   ├── video_cofig.prm
│   │   │   ├── video_cofig.sig
│   │   │   ├── video_cyd.mcs
│   │   │   ├── video_cyd.prm
│   │   │   ├── video_cyd.sig
│   │   │   ├── Video_I2C.dhp
│   │   │   ├── Video_I2C.ipf
│   │   │   ├── Video_I2C.ise
│   │   │   ├── Video_I2C.ise_ISE_Backup
│   │   │   ├── vish_stacktrace.vstf
│   │   │   ├── vsim.wlf
│   │   │   ├── work
│   │   │   │   ├── clk_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── clk_div_25
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── clk_div_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── config_7113
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── config_7113_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── config_7121
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── config_7121_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── data_path
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── gen_clk20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── glbl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_cmd
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_cmd_7113
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_cmd_7121
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_control
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_control_7113
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_control_7121
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_top_7113
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── i2c_top_7121
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── _info
│   │   │   │   ├── ram_7113
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── ram_7121
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── ram_i2c
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── ram_i2c_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── ram_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── rst_delay
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── rst_delay_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   ├── top_config_test_v
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   └── verilog.asm
│   │   │   │   └── vedio_config
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── xaw2verilog.log
│   │   │   ├── _xmsgs
│   │   │   ├── xst
│   │   │   │   ├── dump.xst
│   │   │   │   │   ├── clk_div.prj
│   │   │   │   │   │   └── ngx
│   │   │   │   │   │   ├── notopt
│   │   │   │   │   │   └── opt
│   │   │   │   │   ├── config_7113.prj
│   │   │   │   │   │   └── ngx
│   │   │   │   │   │   ├── notopt
│   │   │   │   │   │   └── opt
│   │   │   │   │   └── vedio_config.prj
│   │   │   │   │   └── ngx
│   │   │   │   │   ├── notopt
│   │   │   │   │   └── opt
│   │   │   │   └── work
│   │   │   │   ├── hdllib.ref
│   │   │   │   ├── vlg00
│   │   │   │   │   └── i2c__cmd__7113.bin
│   │   │   │   ├── vlg03
│   │   │   │   │   └── i2c__cmd__7121.bin
│   │   │   │   ├── vlg07
│   │   │   │   │   └── rst__delay.bin
│   │   │   │   ├── vlg0B
│   │   │   │   │   └── i2c__top__7113.bin
│   │   │   │   ├── vlg0E
│   │   │   │   │   └── i2c__top__7121.bin
│   │   │   │   ├── vlg3C
│   │   │   │   │   └── clk__div.bin
│   │   │   │   ├── vlg3F
│   │   │   │   │   └── ram__7113.bin
│   │   │   │   ├── vlg42
│   │   │   │   │   ├── clk__div__25.bin
│   │   │   │   │   └── ram__7121.bin
│   │   │   │   ├── vlg50
│   │   │   │   │   └── vedio__config.bin
│   │   │   │   ├── vlg55
│   │   │   │   │   └── i2c__control__7113.bin
│   │   │   │   ├── vlg58
│   │   │   │   │   └── i2c__control__7121.bin
│   │   │   │   ├── vlg5D
│   │   │   │   │   └── gen__clk20.bin
│   │   │   │   ├── vlg5E
│   │   │   │   │   └── data__path.bin
│   │   │   │   ├── vlg71
│   │   │   │   │   └── config__7113.bin
│   │   │   │   ├── vlg72
│   │   │   │   │   └── i2c__control.bin
│   │   │   │   ├── vlg74
│   │   │   │   │   └── config__7121.bin
│   │   │   │   └── vlg75
│   │   │   │   └── _led__run.bin
│   │   │   └── Y2Cb.v
│   │   └── rtl
│   │   ├── clk_div_25.v
│   │   ├── clk_div_pad.txt
│   │   ├── clk_div_test.v
│   │   ├── clk_div.v
│   │   ├── config_7113_test.v
│   │   ├── config_7113.v
│   │   ├── config_7121_test.v
│   │   ├── config_7121.v
│   │   ├── gen_clk20.v
│   │   ├── gen_clk20.xaw
│   │   ├── i2c_cmd_7113.v
│   │   ├── i2c_cmd_7121.v
│   │   ├── i2c_cmd.v
│   │   ├── i2c_control.v
│   │   ├── i2c_top_7113.v
│   │   ├── i2c_top_7121.v
│   │   ├── i2c_top.v
│   │   ├── Led_run.v
│   │   ├── ram_7113.v
│   │   ├── ram_7113.xco
│   │   ├── ram_7121.v
│   │   ├── ram_7121.xco
│   │   ├── rst_delay_test.v
│   │   ├── rst_delay.v
│   │   ├── top_config_test.v
│   │   ├── vedio_config.v
│   │   └── Y2Cb.v
│   ├── SCH
│   │   └── Viedo 原理图.pdf
│   └── XC3S400_VideoCodec用户手册.pdf
└── XC3S400音频例程
├── Datasheet
│   └── tlv320aic23.pdf
├── ISE工程
│   ├── download
│   │   ├── aic23_top.bit
│   │   └── aic23_top.mcs
│   ├── project
│   │   └── Audio
│   │   ├── aic23_top.bgn
│   │   ├── aic23_top.bit
│   │   ├── Aic23_top.bld
│   │   ├── aic23_top_cclktemp.bit
│   │   ├── Aic23_top.cmd_log
│   │   ├── aic23_top.drc
│   │   ├── Aic23_top_last_par.ncd
│   │   ├── Aic23_top.lfp
│   │   ├── Aic23_top.lso
│   │   ├── Aic23_top_map.ncd
│   │   ├── Aic23_top_map.ngm
│   │   ├── Aic23_top.mrp
│   │   ├── Aic23_top.nc1
│   │   ├── Aic23_top.ncd
│   │   ├── Aic23_top.ngc
│   │   ├── Aic23_top.ngd
│   │   ├── Aic23_top.ngm
│   │   ├── Aic23_top.ngr
│   │   ├── Aic23_top.pad
│   │   ├── Aic23_top_pad.csv
│   │   ├── Aic23_top.pad_txt
│   │   ├── Aic23_top_pad.txt
│   │   ├── Aic23_top.par
│   │   ├── Aic23_top.pcf
│   │   ├── Aic23_top.placed_ncd_tracker
│   │   ├── Aic23_top.prj
│   │   ├── Aic23_top.routed_ncd_tracker
│   │   ├── Aic23_top.stx
│   │   ├── Aic23_top_summary.html
│   │   ├── Aic23_top.syr
│   │   ├── aic23_top.twr
│   │   ├── aic23_top.twx
│   │   ├── Aic23_top.ucf
│   │   ├── Aic23_top.ucf.untf
│   │   ├── Aic23_top.ut
│   │   ├── Aic23_top.v
│   │   ├── aic23_top_vhdl.prj
│   │   ├── Aic23_top.xpi
│   │   ├── Audio.dhp
│   │   ├── Audio.ipf
│   │   ├── Audio.ise
│   │   ├── Audio.ise_ISE_Backup
│   │   ├── automake.log
│   │   ├── bitgen.ut
│   │   ├── _cg
│   │   │   └── _cg_exc.out
│   │   ├── _cg_exc.out
│   │   ├── core.tpl
│   │   ├── filter.v
│   │   ├── _impact.cmd
│   │   ├── _impact.log
│   │   ├── initdata.coe
│   │   ├── _ngo
│   │   │   ├── netlist.lst
│   │   │   └── saa_rom.ngo
│   │   ├── _pace.ucf
│   │   ├── PLL_arwz.ucf
│   │   ├── PLL.v
│   │   ├── PLL.xaw
│   │   ├── __projnav
│   │   │   ├── Aic23_top_ncdTOut_tcl.rsp
│   │   │   ├── Aic23_top.xst
│   │   │   ├── Audio_flowplus.gfl
│   │   │   ├── Audio.gfl
│   │   │   ├── bitgen.rsp
│   │   │   ├── createTF.err
│   │   │   ├── ednTOngd_tcl.rsp
│   │   │   ├── nc1TOncd_tcl.rsp
│   │   │   ├── parentAssignPackagePinsApp_tcl.rsp
│   │   │   ├── PLL_jhdparse_tcl.rsp
│   │   │   ├── runXst_tcl.rsp
│   │   │   └── sumrpt_tcl.rsp
│   │   ├── __projnav.log
│   │   ├── saa_rom.asy
│   │   ├── saa_rom.edn
│   │   ├── saa_rom_flist.txt
│   │   ├── SAA_ROM.mif
│   │   ├── SAAROM.mif
│   │   ├── saa_rom.ngo
│   │   ├── saa_rom_readme.txt
│   │   ├── saa_rom.sym
│   │   ├── saa_rom.v
│   │   ├── saa_rom.veo
│   │   ├── saa_rom.vhd
│   │   ├── saa_rom.vho
│   │   ├── saa_rom.xco
│   │   ├── spi_clgen.v
│   │   ├── spi_defines.v
│   │   ├── spi_master.v
│   │   ├── spi_shift.v
│   │   ├── spi_top.v
│   │   ├── timescale.v
│   │   ├── top_test.v
│   │   ├── top_test_v.fdo
│   │   ├── top_test_v.udo
│   │   ├── transcript
│   │   ├── Untitled.mcs
│   │   ├── Untitled.prm
│   │   ├── Untitled.sig
│   │   ├── work
│   │   │   ├── @aic23_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── filter
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── glbl
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── _info
│   │   │   ├── @p@l@l
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── saa_rom
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── spi_clgen
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── spi_master
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── spi_shift
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   ├── spi_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.vhd
│   │   │   │   └── verilog.asm
│   │   │   └── top_test_v
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── xaw2verilog.log
│   │   ├── _xmsgs
│   │   └── xst
│   │   ├── dump.xst
│   │   │   └── Aic23_top.prj
│   │   │   └── ngx
│   │   │   ├── notopt
│   │   │   └── opt
│   │   └── work
│   │   ├── hdllib.ref
│   │   ├── vlg04
│   │   │   └── spi__clgen.bin
│   │   ├── vlg0E
│   │   │   └── saa__rom.bin
│   │   ├── vlg18
│   │   │   └── _p_l_l.bin
│   │   ├── vlg40
│   │   │   └── _aic23__top.bin
│   │   ├── vlg5D
│   │   │   └── spi__shift.bin
│   │   ├── vlg63
│   │   │   └── spi__master.bin
│   │   ├── vlg66
│   │   │   └── spi__top.bin
│   │   └── vlg72
│   │   └── filter.bin
│   └── src
│   ├── Aic23_top.v
│   ├── filter.v
│   ├── initdata.coe
│   ├── PLL.v
│   ├── spi_clgen.v
│   ├── spi_defines.v
│   ├── spi_master.v
│   ├── spi_shift.v
│   ├── spi_top.v
│   └── timescale.v
├── SCH&PCB
│   ├── Audio布局图.pdf
│   └── 音频扩展板原理图.pdf
└── XC3S400_AudioCodec用户手册.pdf

114 directories, 569 files