在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → Verilog HDL实现单精度浮点乘法器

Verilog HDL实现单精度浮点乘法器

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:7.18M
  • 下载次数:4
  • 浏览次数:237
  • 发布时间:2021-11-17
  • 实例类别:一般编程问题
  • 发 布 人:js2021
  • 文件格式:.zip
  • 所需积分:2
 

实例介绍

【实例简介】
舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。
【实例截图】
【核心代码】
4744300845406181410.zip
└── Mult_Float
├── db
│   ├── logic_util_heursitic.dat
│   ├── mac_mult_33h1.tdf
│   ├── mac_mult_d1h1.tdf
│   ├── mac_mult_e1h1.tdf
│   ├── mac_mult_nvg1.tdf
│   ├── mac_out_gv82.tdf
│   ├── mac_out_mv82.tdf
│   ├── mac_out_sv82.tdf
│   ├── mult_5ht.tdf
│   ├── mult_5tl.tdf
│   ├── mult_6tl.tdf
│   ├── Mult_Float.(0).cnf.cdb
│   ├── Mult_Float.(0).cnf.hdb
│   ├── Mult_Float.(10).cnf.cdb
│   ├── Mult_Float.(10).cnf.hdb
│   ├── Mult_Float.(11).cnf.cdb
│   ├── Mult_Float.(11).cnf.hdb
│   ├── Mult_Float.(12).cnf.cdb
│   ├── Mult_Float.(12).cnf.hdb
│   ├── Mult_Float.(13).cnf.cdb
│   ├── Mult_Float.(13).cnf.hdb
│   ├── Mult_Float.(14).cnf.cdb
│   ├── Mult_Float.(14).cnf.hdb
│   ├── Mult_Float.(15).cnf.cdb
│   ├── Mult_Float.(15).cnf.hdb
│   ├── Mult_Float.(16).cnf.cdb
│   ├── Mult_Float.(16).cnf.hdb
│   ├── Mult_Float.(17).cnf.cdb
│   ├── Mult_Float.(17).cnf.hdb
│   ├── Mult_Float.(18).cnf.cdb
│   ├── Mult_Float.(18).cnf.hdb
│   ├── Mult_Float.(19).cnf.cdb
│   ├── Mult_Float.(19).cnf.hdb
│   ├── Mult_Float.(1).cnf.cdb
│   ├── Mult_Float.(1).cnf.hdb
│   ├── Mult_Float.(20).cnf.cdb
│   ├── Mult_Float.(20).cnf.hdb
│   ├── Mult_Float.(2).cnf.cdb
│   ├── Mult_Float.(2).cnf.hdb
│   ├── Mult_Float.(3).cnf.cdb
│   ├── Mult_Float.(3).cnf.hdb
│   ├── Mult_Float.(4).cnf.cdb
│   ├── Mult_Float.(4).cnf.hdb
│   ├── Mult_Float.(5).cnf.cdb
│   ├── Mult_Float.(5).cnf.hdb
│   ├── Mult_Float.(6).cnf.cdb
│   ├── Mult_Float.(6).cnf.hdb
│   ├── Mult_Float.(7).cnf.cdb
│   ├── Mult_Float.(7).cnf.hdb
│   ├── Mult_Float.(8).cnf.cdb
│   ├── Mult_Float.(8).cnf.hdb
│   ├── Mult_Float.(9).cnf.cdb
│   ├── Mult_Float.(9).cnf.hdb
│   ├── Mult_Float.asm_labs.ddb
│   ├── Mult_Float.asm.qmsg
│   ├── Mult_Float.asm.rdb
│   ├── Mult_Float.cbx.xml
│   ├── Mult_Float.cmp.bpm
│   ├── Mult_Float.cmp.cdb
│   ├── Mult_Float.cmp.hdb
│   ├── Mult_Float.cmp.idb
│   ├── Mult_Float.cmp.logdb
│   ├── Mult_Float.cmp_merge.kpt
│   ├── Mult_Float.cmp.rdb
│   ├── Mult_Float.db_info
│   ├── Mult_Float.eda.qmsg
│   ├── Mult_Float.fit.qmsg
│   ├── Mult_Float.hier_info
│   ├── Mult_Float.hif
│   ├── Mult_Float.ipinfo
│   ├── Mult_Float.lpc.html
│   ├── Mult_Float.lpc.rdb
│   ├── Mult_Float.lpc.txt
│   ├── Mult_Float.map.ammdb
│   ├── Mult_Float.map_bb.cdb
│   ├── Mult_Float.map_bb.hdb
│   ├── Mult_Float.map_bb.logdb
│   ├── Mult_Float.map.bpm
│   ├── Mult_Float.map.cdb
│   ├── Mult_Float.map.hdb
│   ├── Mult_Float.map.kpt
│   ├── Mult_Float.map.logdb
│   ├── Mult_Float.map.qmsg
│   ├── Mult_Float.map.rdb
│   ├── Mult_Float.pre_map.hdb
│   ├── Mult_Float.pti_db_list.ddb
│   ├── Mult_Float.root_partition.map.reg_db.cdb
│   ├── Mult_Float.routing.rdb
│   ├── Mult_Float.rtlv.hdb
│   ├── Mult_Float.rtlv_sg.cdb
│   ├── Mult_Float.rtlv_sg_swap.cdb
│   ├── Mult_Float.sgdiff.cdb
│   ├── Mult_Float.sgdiff.hdb
│   ├── Mult_Float.sld_design_entry_dsc.sci
│   ├── Mult_Float.sld_design_entry.sci
│   ├── Mult_Float.smart_action.txt
│   ├── Mult_Float.sta_cmp.6_slow_1200mv_85c.tdb
│   ├── Mult_Float.sta.qmsg
│   ├── Mult_Float.sta.rdb
│   ├── Mult_Float.stingray_io_sim_cache.99um_ff_1200mv_0c_fast.hsd
│   ├── Mult_Float.stingray_io_sim_cache.99um_tt_1200mv_0c_slow.hsd
│   ├── Mult_Float.stingray_io_sim_cache.99um_tt_1200mv_85c_slow.hsd
│   ├── Mult_Float.tiscmp.fast_1200mv_0c.ddb
│   ├── Mult_Float.tiscmp.slow_1200mv_0c.ddb
│   ├── Mult_Float.tiscmp.slow_1200mv_85c.ddb
│   ├── Mult_Float.tis_db_list.ddb
│   ├── Mult_Float.vpr.ammdb
│   ├── mult_frl.tdf
│   ├── mult_rul.tdf
│   └── prev_cmp_Mult_Float.qmsg
├── incremental_db
│   ├── compiled_partitions
│   │   ├── Mult_Float.db_info
│   │   ├── Mult_Float.root_partition.cmp.ammdb
│   │   ├── Mult_Float.root_partition.cmp.cdb
│   │   ├── Mult_Float.root_partition.cmp.dfp
│   │   ├── Mult_Float.root_partition.cmp.hdb
│   │   ├── Mult_Float.root_partition.cmp.logdb
│   │   ├── Mult_Float.root_partition.cmp.rcfdb
│   │   ├── Mult_Float.root_partition.map.cdb
│   │   ├── Mult_Float.root_partition.map.dpi
│   │   ├── Mult_Float.root_partition.map.hbdb.cdb
│   │   ├── Mult_Float.root_partition.map.hbdb.hb_info
│   │   ├── Mult_Float.root_partition.map.hbdb.hdb
│   │   ├── Mult_Float.root_partition.map.hbdb.sig
│   │   ├── Mult_Float.root_partition.map.hdb
│   │   └── Mult_Float.root_partition.map.kpt
│   └── README
├── Mult_Float_nativelink_simulation.rpt
├── Mult_Float.qpf
├── Mult_Float.qsf
├── Mult_Float.qws
├── Mult_Float.v
├── Mult_Float.v.bak
├── output_files
│   ├── Mult_Float.asm.rpt
│   ├── Mult_Float.done
│   ├── Mult_Float.eda.rpt
│   ├── Mult_Float.fit.rpt
│   ├── Mult_Float.fit.smsg
│   ├── Mult_Float.fit.summary
│   ├── Mult_Float.flow.rpt
│   ├── Mult_Float.jdi
│   ├── Mult_Float.map.rpt
│   ├── Mult_Float.map.summary
│   ├── Mult_Float.pin
│   ├── Mult_Float.sof
│   ├── Mult_Float.sta.rpt
│   └── Mult_Float.sta.summary
├── simulation
│   └── modelsim
│   ├── modelsim.ini
│   ├── msim_transcript
│   ├── Mult_Float_6_1200mv_0c_slow.vho
│   ├── Mult_Float_6_1200mv_0c_slow.vo
│   ├── Mult_Float_6_1200mv_0c_vhd_slow.sdo
│   ├── Mult_Float_6_1200mv_0c_v_slow.sdo
│   ├── Mult_Float_6_1200mv_85c_slow.vho
│   ├── Mult_Float_6_1200mv_85c_slow.vo
│   ├── Mult_Float_6_1200mv_85c_vhd_slow.sdo
│   ├── Mult_Float_6_1200mv_85c_v_slow.sdo
│   ├── Mult_Float_min_1200mv_0c_fast.vho
│   ├── Mult_Float_min_1200mv_0c_fast.vo
│   ├── Mult_Float_min_1200mv_0c_v_fast.sdo
│   ├── Mult_Float_min_1200mv_0c_vhd_fast.sdo
│   ├── Mult_Float_modelsim.xrf
│   ├── Mult_Float_run_msim_rtl_verilog.do
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak1
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak10
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak11
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak2
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak3
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak4
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak5
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak6
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak7
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak8
│   ├── Mult_Float_run_msim_rtl_verilog.do.bak9
│   ├── Mult_Float.sft
│   ├── Mult_Float_vhd.sdo
│   ├── Mult_Float.vho
│   ├── Mult_Float.vo
│   ├── Mult_Float_v.sdo
│   ├── Mult_Float.vt
│   ├── Mult_Float.vt.bak
│   ├── rtl_work
│   │   ├── _info
│   │   ├── @mult_@float
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── @mult_@float_vlg_tst
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _temp
│   │   └── _vmake
│   └── vsim.wlf
└── 程序说明及仿真图.docx

11 directories, 195 files

标签:

实例下载地址

Verilog HDL实现单精度浮点乘法器

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警