实例介绍
【实例简介】
由于上传限制，所以压缩包分为四卷。只有第一份需要积分，该FPGA由ISE编译生成，可以直接使用ISE打开。编译方法及其他三份下载地址为：http://blog.csdn.net/cracked_hitter/article/details/53875401
【实例截图】
【核心代码】
4744302543334854054.rar
└── fpga-src
├── docs
│ ├── usrp2
│ └── usrp3
│ └── sim
├── usrp1
│ ├── common
│ ├── inband_lib
│ ├── megacells
│ ├── models
│ ├── rbf
│ │ ├── rev2
│ │ └── rev4
│ ├── sdr_lib
│ │ └── hb
│ │ └── hbd_tb
│ ├── tb
│ └── toplevel
│ ├── include
│ ├── mrfm
│ ├── sizetest
│ ├── usrp_inband_usb
│ ├── usrp_multi
│ └── usrp_std
├── usrp2
│ ├── boot_cpld
│ │ ├── boot_cpld_xdb
│ │ │ └── tmp
│ │ │ └── ise
│ │ │ ├── __OBJSTORE__
│ │ │ │ ├── common
│ │ │ │ │ └── HierarchicalDesign
│ │ │ │ ├── HierarchicalDesign
│ │ │ │ ├── PnAutoRun
│ │ │ │ │ └── Scripts
│ │ │ │ ├── ProjectNavigator
│ │ │ │ │ └── dpm_project_main
│ │ │ │ ├── ProjectNavigatorGui
│ │ │ │ ├── _ProjRepoInternal_
│ │ │ │ └── SrcCtrl
│ │ │ │ └── SavedOptions
│ │ │ └── __REGISTRY__
│ │ │ ├── bitgen
│ │ │ ├── common
│ │ │ ├── cpldfit
│ │ │ ├── dumpngdio
│ │ │ ├── fuse
│ │ │ ├── HierarchicalDesign
│ │ │ │ └── HDProject
│ │ │ ├── hprep6
│ │ │ ├── idem
│ │ │ ├── map
│ │ │ ├── netgen
│ │ │ ├── ngc2edif
│ │ │ ├── ngcbuild
│ │ │ ├── ngdbuild
│ │ │ ├── par
│ │ │ ├── ProjectNavigator
│ │ │ │ ├── NORMAL
│ │ │ │ └── STATUS-ALL
│ │ │ ├── ProjectNavigatorGui
│ │ │ ├── _ProjRepoInternal_
│ │ │ ├── runner
│ │ │ ├── SrcCtrl
│ │ │ ├── taengine
│ │ │ ├── trce
│ │ │ ├── tsim
│ │ │ ├── vhpcomp
│ │ │ ├── vlogcomp
│ │ │ ├── XSLTProcess
│ │ │ └── xst
│ │ ├── iseconfig
│ │ ├── _xmsgs
│ │ └── xst
│ │ ├── dump.xst
│ │ │ └── boot_cpld.prj
│ │ │ └── ngx
│ │ │ ├── notopt
│ │ │ └── opt
│ │ ├── projnav.tmp
│ │ └── work
│ │ └── vlg46
│ ├── control_lib
│ ├── coregen
│ │ ├── iseconfig
│ │ ├── pll_100_40_75
│ │ │ ├── doc
│ │ │ ├── example_design
│ │ │ ├── implement
│ │ │ └── simulation
│ │ │ ├── functional
│ │ │ └── timing
│ │ └── _xmsgs
│ ├── custom
│ ├── extramfifo
│ ├── fifo
│ ├── gpif
│ ├── gpmc
│ ├── models
│ │ └── CY7C1356C
│ ├── opencores
│ │ ├── 8b10b
│ │ ├── aemb
│ │ │ ├── doc
│ │ │ ├── rtl
│ │ │ │ └── verilog
│ │ │ ├── sim
│ │ │ │ └── verilog
│ │ │ └── sw
│ │ │ └── c
│ │ ├── i2c
│ │ │ ├── bench
│ │ │ │ └── verilog
│ │ │ ├── doc
│ │ │ │ └── src
│ │ │ ├── rtl
│ │ │ │ ├── verilog
│ │ │ │ └── vhdl
│ │ │ ├── sim
│ │ │ │ └── i2c_verilog
│ │ │ │ └── run
│ │ │ └── software
│ │ │ └── include
│ │ ├── simple_gpio
│ │ │ └── rtl
│ │ ├── simple_pic
│ │ │ └── rtl
│ │ ├── spi
│ │ │ ├── bench
│ │ │ │ └── verilog
│ │ │ ├── doc
│ │ │ │ └── src
│ │ │ ├── rtl
│ │ │ │ └── verilog
│ │ │ └── sim
│ │ │ └── rtl_sim
│ │ │ └── run
│ │ ├── spi_boot
│ │ │ ├── bench
│ │ │ │ └── vhdl
│ │ │ ├── doc
│ │ │ │ └── src
│ │ │ ├── rtl
│ │ │ │ └── vhdl
│ │ │ │ └── sample
│ │ │ ├── sim
│ │ │ │ └── rtl_sim
│ │ │ └── sw
│ │ │ └── misc
│ │ ├── wb_zbt
│ │ └── zpu
│ │ ├── core
│ │ └── wishbone
│ ├── sdr_lib
│ │ └── hb
│ │ └── hbd_tb
│ ├── serdes
│ ├── simple_gemac
│ │ └── miim
│ ├── testbench
│ ├── timing
│ ├── top
│ │ ├── B100
│ │ ├── E1x0
│ │ ├── N2x0
│ │ │ ├── build-N200R3
│ │ │ │ ├── iseconfig
│ │ │ │ ├── _ngo
│ │ │ │ ├── planAhead_run_1
│ │ │ │ │ └── u2plus.data
│ │ │ │ │ ├── constrs_1
│ │ │ │ │ ├── sim_1
│ │ │ │ │ ├── sources_1
│ │ │ │ │ └── wt
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ ├── _xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── sub00
│ │ │ │ ├── vlg02
│ │ │ │ ├── vlg04
│ │ │ │ ├── vlg06
│ │ │ │ ├── vlg07
│ │ │ │ ├── vlg0A
│ │ │ │ ├── vlg0C
│ │ │ │ ├── vlg0D
│ │ │ │ ├── vlg0E
│ │ │ │ ├── vlg10
│ │ │ │ ├── vlg11
│ │ │ │ ├── vlg12
│ │ │ │ ├── vlg14
│ │ │ │ ├── vlg17
│ │ │ │ ├── vlg18
│ │ │ │ ├── vlg19
│ │ │ │ ├── vlg1B
│ │ │ │ ├── vlg1C
│ │ │ │ ├── vlg1D
│ │ │ │ ├── vlg1E
│ │ │ │ ├── vlg21
│ │ │ │ ├── vlg22
│ │ │ │ ├── vlg24
│ │ │ │ ├── vlg26
│ │ │ │ ├── vlg28
│ │ │ │ ├── vlg2B
│ │ │ │ ├── vlg2C
│ │ │ │ ├── vlg2E
│ │ │ │ ├── vlg2F
│ │ │ │ ├── vlg33
│ │ │ │ ├── vlg34
│ │ │ │ ├── vlg35
│ │ │ │ ├── vlg36
│ │ │ │ ├── vlg38
│ │ │ │ ├── vlg39
│ │ │ │ ├── vlg3A
│ │ │ │ ├── vlg3B
│ │ │ │ ├── vlg3C
│ │ │ │ ├── vlg3D
│ │ │ │ ├── vlg3E
│ │ │ │ ├── vlg3F
│ │ │ │ ├── vlg40
│ │ │ │ ├── vlg41
│ │ │ │ ├── vlg42
│ │ │ │ ├── vlg43
│ │ │ │ ├── vlg44
│ │ │ │ ├── vlg45
│ │ │ │ ├── vlg46
│ │ │ │ ├── vlg47
│ │ │ │ ├── vlg48
│ │ │ │ ├── vlg49
│ │ │ │ ├── vlg4A
│ │ │ │ ├── vlg4B
│ │ │ │ ├── vlg4C
│ │ │ │ ├── vlg4D
│ │ │ │ ├── vlg4E
│ │ │ │ ├── vlg54
│ │ │ │ ├── vlg55
│ │ │ │ ├── vlg56
│ │ │ │ ├── vlg58
│ │ │ │ ├── vlg59
│ │ │ │ ├── vlg5A
│ │ │ │ ├── vlg5C
│ │ │ │ ├── vlg5D
│ │ │ │ ├── vlg5E
│ │ │ │ ├── vlg5F
│ │ │ │ ├── vlg60
│ │ │ │ ├── vlg61
│ │ │ │ ├── vlg62
│ │ │ │ ├── vlg63
│ │ │ │ ├── vlg66
│ │ │ │ ├── vlg67
│ │ │ │ ├── vlg68
│ │ │ │ ├── vlg69
│ │ │ │ ├── vlg6A
│ │ │ │ ├── vlg6F
│ │ │ │ ├── vlg70
│ │ │ │ ├── vlg71
│ │ │ │ ├── vlg72
│ │ │ │ ├── vlg73
│ │ │ │ ├── vlg76
│ │ │ │ ├── vlg77
│ │ │ │ ├── vlg78
│ │ │ │ ├── vlg79
│ │ │ │ ├── vlg7B
│ │ │ │ ├── vlg7C
│ │ │ │ └── vlg7F
│ │ │ ├── build-N200R4
│ │ │ │ ├── _ngo
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ ├── _xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── sub00
│ │ │ │ ├── vlg02
│ │ │ │ ├── vlg04
│ │ │ │ ├── vlg06
│ │ │ │ ├── vlg07
│ │ │ │ ├── vlg0A
│ │ │ │ ├── vlg0C
│ │ │ │ ├── vlg0D
│ │ │ │ ├── vlg0E
│ │ │ │ ├── vlg10
│ │ │ │ ├── vlg11
│ │ │ │ ├── vlg12
│ │ │ │ ├── vlg14
│ │ │ │ ├── vlg16
│ │ │ │ ├── vlg17
│ │ │ │ ├── vlg18
│ │ │ │ ├── vlg19
│ │ │ │ ├── vlg1B
│ │ │ │ ├── vlg1C
│ │ │ │ ├── vlg1D
│ │ │ │ ├── vlg1E
│ │ │ │ ├── vlg21
│ │ │ │ ├── vlg22
│ │ │ │ ├── vlg24
│ │ │ │ ├── vlg26
│ │ │ │ ├── vlg28
│ │ │ │ ├── vlg2B
│ │ │ │ ├── vlg2C
│ │ │ │ ├── vlg2E
│ │ │ │ ├── vlg2F
│ │ │ │ ├── vlg33
│ │ │ │ ├── vlg34
│ │ │ │ ├── vlg35
│ │ │ │ ├── vlg36
│ │ │ │ ├── vlg38
│ │ │ │ ├── vlg39
│ │ │ │ ├── vlg3A
│ │ │ │ ├── vlg3B
│ │ │ │ ├── vlg3C
│ │ │ │ ├── vlg3D
│ │ │ │ ├── vlg3E
│ │ │ │ ├── vlg3F
│ │ │ │ ├── vlg40
│ │ │ │ ├── vlg41
│ │ │ │ ├── vlg42
│ │ │ │ ├── vlg43
│ │ │ │ ├── vlg44
│ │ │ │ ├── vlg45
│ │ │ │ ├── vlg46
│ │ │ │ ├── vlg47
│ │ │ │ ├── vlg48
│ │ │ │ ├── vlg49
│ │ │ │ ├── vlg4A
│ │ │ │ ├── vlg4B
│ │ │ │ ├── vlg4C
│ │ │ │ ├── vlg4D
│ │ │ │ ├── vlg4E
│ │ │ │ ├── vlg54
│ │ │ │ ├── vlg55
│ │ │ │ ├── vlg56
│ │ │ │ ├── vlg58
│ │ │ │ ├── vlg59
│ │ │ │ ├── vlg5A
│ │ │ │ ├── vlg5C
│ │ │ │ ├── vlg5D
│ │ │ │ ├── vlg5E
│ │ │ │ ├── vlg5F
│ │ │ │ ├── vlg60
│ │ │ │ ├── vlg61
│ │ │ │ ├── vlg62
│ │ │ │ ├── vlg63
│ │ │ │ ├── vlg66
│ │ │ │ ├── vlg67
│ │ │ │ ├── vlg68
│ │ │ │ ├── vlg69
│ │ │ │ ├── vlg6A
│ │ │ │ ├── vlg6F
│ │ │ │ ├── vlg70
│ │ │ │ ├── vlg71
│ │ │ │ ├── vlg72
│ │ │ │ ├── vlg73
│ │ │ │ ├── vlg76
│ │ │ │ ├── vlg77
│ │ │ │ ├── vlg78
│ │ │ │ ├── vlg79
│ │ │ │ ├── vlg7B
│ │ │ │ ├── vlg7C
│ │ │ │ └── vlg7F
│ │ │ ├── build-N210R3
│ │ │ │ ├── _ngo
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ ├── _xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── sub00
│ │ │ │ ├── vlg02
│ │ │ │ ├── vlg04
│ │ │ │ ├── vlg06
│ │ │ │ ├── vlg07
│ │ │ │ ├── vlg0A
│ │ │ │ ├── vlg0C
│ │ │ │ ├── vlg0D
│ │ │ │ ├── vlg0E
│ │ │ │ ├── vlg10
│ │ │ │ ├── vlg11
│ │ │ │ ├── vlg12
│ │ │ │ ├── vlg14
│ │ │ │ ├── vlg17
│ │ │ │ ├── vlg18
│ │ │ │ ├── vlg19
│ │ │ │ ├── vlg1B
│ │ │ │ ├── vlg1C
│ │ │ │ ├── vlg1D
│ │ │ │ ├── vlg1E
│ │ │ │ ├── vlg21
│ │ │ │ ├── vlg22
│ │ │ │ ├── vlg24
│ │ │ │ ├── vlg26
│ │ │ │ ├── vlg28
│ │ │ │ ├── vlg2B
│ │ │ │ ├── vlg2C
│ │ │ │ ├── vlg2E
│ │ │ │ ├── vlg2F
│ │ │ │ ├── vlg33
│ │ │ │ ├── vlg34
│ │ │ │ ├── vlg35
│ │ │ │ ├── vlg36
│ │ │ │ ├── vlg38
│ │ │ │ ├── vlg39
│ │ │ │ ├── vlg3A
│ │ │ │ ├── vlg3B
│ │ │ │ ├── vlg3C
│ │ │ │ ├── vlg3D
│ │ │ │ ├── vlg3E
│ │ │ │ ├── vlg3F
│ │ │ │ ├── vlg40
│ │ │ │ ├── vlg41
│ │ │ │ ├── vlg42
│ │ │ │ ├── vlg43
│ │ │ │ ├── vlg44
│ │ │ │ ├── vlg45
│ │ │ │ ├── vlg46
│ │ │ │ ├── vlg47
│ │ │ │ ├── vlg48
│ │ │ │ ├── vlg49
│ │ │ │ ├── vlg4A
│ │ │ │ ├── vlg4B
│ │ │ │ ├── vlg4C
│ │ │ │ ├── vlg4D
│ │ │ │ ├── vlg4E
│ │ │ │ ├── vlg54
│ │ │ │ ├── vlg55
│ │ │ │ ├── vlg56
│ │ │ │ ├── vlg58
│ │ │ │ ├── vlg59
│ │ │ │ ├── vlg5A
│ │ │ │ ├── vlg5C
│ │ │ │ ├── vlg5D
│ │ │ │ ├── vlg5E
│ │ │ │ ├── vlg5F
│ │ │ │ ├── vlg60
│ │ │ │ ├── vlg61
│ │ │ │ ├── vlg62
│ │ │ │ ├── vlg63
│ │ │ │ ├── vlg66
│ │ │ │ ├── vlg67
│ │ │ │ ├── vlg68
│ │ │ │ ├── vlg69
│ │ │ │ ├── vlg6A
│ │ │ │ ├── vlg6F
│ │ │ │ ├── vlg70
│ │ │ │ ├── vlg71
│ │ │ │ ├── vlg72
│ │ │ │ ├── vlg73
│ │ │ │ ├── vlg76
│ │ │ │ ├── vlg77
│ │ │ │ ├── vlg78
│ │ │ │ ├── vlg79
│ │ │ │ ├── vlg7B
│ │ │ │ ├── vlg7C
│ │ │ │ └── vlg7F
│ │ │ ├── build-N210R4
│ │ │ │ ├── iseconfig
│ │ │ │ ├── _ngo
│ │ │ │ │ └── netlist.lst
│ │ │ │ ├── planAhead_run_1
│ │ │ │ ├── planAhead_run_2
│ │ │ │ │ └── u2plus.data
│ │ │ │ │ ├── constrs_1
│ │ │ │ │ ├── sim_1
│ │ │ │ │ ├── sources_1
│ │ │ │ │ └── wt
│ │ │ │ ├── planAhead_run_3
│ │ │ │ │ └── u2plus.data
│ │ │ │ │ ├── constrs_1
│ │ │ │ │ ├── sim_1
│ │ │ │ │ ├── sources_1
│ │ │ │ │ └── wt
│ │ │ │ ├── u2plus_map.psr
│ │ │ │ ├── u2plus_map.xrpt
│ │ │ │ ├── u2plus_ngdbuild.xrpt
│ │ │ │ ├── u2plus_pad.csv
│ │ │ │ ├── u2plus_pad.txt
│ │ │ │ ├── u2plus_par.xrpt
│ │ │ │ ├── u2plus_summary.html
│ │ │ │ ├── u2plus_summary.xml
│ │ │ │ ├── u2plus_usage.xml
│ │ │ │ ├── u2plus_xst.xrpt
│ │ │ │ ├── webtalk_pn.xml
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ │ └── cst.xbcd
│ │ │ │ ├── _xmsgs
│ │ │ │ │ ├── map.xmsgs
│ │ │ │ │ ├── ngdbuild.xmsgs
│ │ │ │ │ ├── par.xmsgs
│ │ │ │ │ ├── pn_parser.xmsgs
│ │ │ │ │ ├── trce.xmsgs
│ │ │ │ │ └── xst.xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── hdllib.ref
│ │ │ │ ├── hdpdeps.ref
│ │ │ │ ├── sub00
│ │ │ │ │ ├── vhpl00.vho
│ │ │ │ │ ├── vhpl01.vho
│ │ │ │ │ ├── vhpl02.vho
│ │ │ │ │ ├── vhpl03.vho
│ │ │ │ │ ├── vhpl04.vho
│ │ │ │ │ ├── vhpl05.vho
│ │ │ │ │ ├── vhpl06.vho
│ │ │ │ │ ├── vhpl07.vho
│ │ │ │ │ ├── vhpl08.vho
│ │ │ │ │ ├── vhpl09.vho
│ │ │ │ │ ├── vhpl10.vho
│ │ │ │ │ └── vhpl11.vho
│ │ │ │ ├── vlg02
│ │ │ │ │ └── packet__dispatcher36__x4.bin
│ │ │ │ ├── vlg04
│ │ │ │ │ ├── bootram.bin
│ │ │ │ │ ├── spi__clgen.bin
│ │ │ │ │ └── vita__tx__engine__glue.bin
│ │ │ │ ├── vlg06
│ │ │ │ │ ├── pipestage.bin
│ │ │ │ │ └── ram__2port.bin
│ │ │ │ ├── vlg07
│ │ │ │ │ └── i2c__master__bit__ctrl.bin
│ │ │ │ ├── vlg0A
│ │ │ │ │ ├── duc__chain.bin
│ │ │ │ │ └── fifo36__mux.bin
│ │ │ │ ├── vlg0C
│ │ │ │ │ ├── cic__interp.bin
│ │ │ │ │ └── shortfifo.bin
│ │ │ │ ├── vlg0D
│ │ │ │ │ ├── ddc__chain.bin
│ │ │ │ │ └── system__control.bin
│ │ │ │ ├── vlg0E
│ │ │ │ │ ├── bin2gray.bin
│ │ │ │ │ └── ll8__to__txmac.bin
│ │ │ │ ├── vlg10
│ │ │ │ │ └── double__buffer.bin
│ │ │ │ ├── vlg11
│ │ │ │ │ └── nobl__if.bin
│ │ │ │ ├── vlg12
│ │ │ │ │ └── dbsm.bin
│ │ │ │ ├── vlg14
│ │ │ │ │ ├── crossbar36.bin
│ │ │ │ │ ├── dsp__rx__glue.bin
│ │ │ │ │ └── fifo19__to__fifo36.bin
│ │ │ │ ├── vlg16
│ │ │ │ │ └── capture__ddrlvds.bin
│ │ │ │ ├── vlg17
│ │ │ │ │ ├── cordic__z24.bin
│ │ │ │ │ ├── fifo__short.bin
│ │ │ │ │ ├── time__receiver.bin
│ │ │ │ │ └── valve36.bin
│ │ │ │ ├── vlg18
│ │ │ │ │ └── add__routing__header.bin
│ │ │ │ ├── vlg19
│ │ │ │ │ └── time__compare.bin
│ │ │ │ ├── vlg1B
│ │ │ │ │ ├── s3a__icap__wb.bin
│ │ │ │ │ └── u2plus__core.bin
│ │ │ │ ├── vlg1C
│ │ │ │ │ └── refill__randomizer.bin
│ │ │ │ ├── vlg1D
│ │ │ │ │ ├── fifo__2clock.bin
│ │ │ │ │ └── small__hb__dec.bin
│ │ │ │ ├── vlg1E
│ │ │ │ │ └── buffer__int2.bin
│ │ │ │ ├── vlg21
│ │ │ │ │ └── round__reg.bin
│ │ │ │ ├── vlg22
│ │ │ │ │ ├── delay__line.bin
│ │ │ │ │ └── eth__clockgen.bin
│ │ │ │ ├── vlg24
│ │ │ │ │ └── fifo__xlnx__16x19__2clk.bin
│ │ │ │ ├── vlg26
│ │ │ │ │ └── dsp__tx__glue.bin
│ │ │ │ ├── vlg28
│ │ │ │ │ ├── decode__8b10b.bin
│ │ │ │ │ └── packet__router.bin
│ │ │ │ ├── vlg2B
│ │ │ │ │ ├── fifo__cascade.bin
│ │ │ │ │ └── vita__tx__control.bin
│ │ │ │ ├── vlg2C
│ │ │ │ │ └── fifo__2clock__cascade.bin
│ │ │ │ ├── vlg2E
│ │ │ │ │ └── trigger__context__pkt.bin
│ │ │ │ ├── vlg2F
│ │ │ │ │ ├── cordic__stage.bin
│ │ │ │ │ ├── serdes__fc__rx.bin
│ │ │ │ │ └── tx__frontend.bin
│ │ │ │ ├── vlg33
│ │ │ │ │ ├── address__filter__promisc.bin
│ │ │ │ │ └── simple__gemac__rx.bin
│ │ │ │ ├── vlg34
│ │ │ │ │ └── settings__fifo__ctrl.bin
│ │ │ │ ├── vlg35
│ │ │ │ │ ├── cic__int__shifter.bin
│ │ │ │ │ └── flow__ctrl__rx.bin
│ │ │ │ ├── vlg36
│ │ │ │ │ ├── quad__uart.bin
│ │ │ │ │ └── simple__gemac__wb.bin
│ │ │ │ ├── vlg38
│ │ │ │ │ └── cic__decim.bin
│ │ │ │ ├── vlg39
│ │ │ │ │ └── serdes__fc__tx.bin
│ │ │ │ ├── vlg3A
│ │ │ │ │ └── eth__outputcontrol.bin
│ │ │ │ ├── vlg3B
│ │ │ │ │ ├── address__filter.bin
│ │ │ │ │ ├── fifo__long.bin
│ │ │ │ │ └── time__64bit.bin
│ │ │ │ ├── vlg3C
│ │ │ │ │ └── add2__reg.bin
│ │ │ │ ├── vlg3D
│ │ │ │ │ ├── rx__frontend.bin
│ │ │ │ │ └── simple__gemac__tx.bin
│ │ │ │ ├── vlg3E
│ │ │ │ │ └── serdes.bin
│ │ │ │ ├── vlg3F
│ │ │ │ │ ├── flow__ctrl__tx.bin
│ │ │ │ │ ├── rx__dcoffset.bin
│ │ │ │ │ └── serdes__rx.bin
│ │ │ │ ├── vlg40
│ │ │ │ │ ├── add__onescomp.bin
│ │ │ │ │ └── eth__miim.bin
│ │ │ │ ├── vlg41
│ │ │ │ │ └── fifo__xlnx__512x36__2clk__prog__full.bin
│ │ │ │ ├── vlg42
│ │ │ │ │ ├── dspengine__16to8.bin
│ │ │ │ │ └── simple__gemac.bin
│ │ │ │ ├── vlg43
│ │ │ │ │ └── u2plus.bin
│ │ │ │ ├── vlg44
│ │ │ │ │ ├── fifo__xlnx__512x36__2clk__18to36.bin
│ │ │ │ │ └── fifo__xlnx__512x36__2clk__36to18.bin
│ │ │ │ ├── vlg45
│ │ │ │ │ └── clip__reg.bin
│ │ │ │ ├── vlg46
│ │ │ │ │ └── encode__8b10b.bin
│ │ │ │ ├── vlg47
│ │ │ │ │ └── add2.bin
│ │ │ │ ├── vlg48
│ │ │ │ │ └── crc.bin
│ │ │ │ ├── vlg49
│ │ │ │ │ ├── ram__harvard2.bin
│ │ │ │ │ ├── serdes__tx.bin
│ │ │ │ │ ├── vita__tx__chain.bin
│ │ │ │ │ └── wb__1master.bin
│ │ │ │ ├── vlg4A
│ │ │ │ │ └── wb__reg.bin
│ │ │ │ ├── vlg4B
│ │ │ │ │ └── acc.bin
│ │ │ │ ├── vlg4C
│ │ │ │ │ └── add2__and__round.bin
│ │ │ │ ├── vlg4D
│ │ │ │ │ └── hb__dec.bin
│ │ │ │ ├── vlg4E
│ │ │ │ │ └── fifo__xlnx__64x36__2clk.bin
│ │ │ │ ├── vlg54
│ │ │ │ │ └── eth__shiftreg.bin
│ │ │ │ ├── vlg55
│ │ │ │ │ ├── add2__and__clip__reg.bin
│ │ │ │ │ └── _c_r_c16___d16.bin
│ │ │ │ ├── vlg56
│ │ │ │ │ └── settings__bus.bin
│ │ │ │ ├── vlg58
│ │ │ │ │ └── small__hb__int.bin
│ │ │ │ ├── vlg59
│ │ │ │ │ └── gpio__atr.bin
│ │ │ │ ├── vlg5A
│ │ │ │ │ ├── cic__dec__shifter.bin
│ │ │ │ │ ├── ethtx__realign.bin
│ │ │ │ │ ├── fifo36__to__ll8.bin
│ │ │ │ │ ├── simple__gemac__wrapper.bin
│ │ │ │ │ └── vita__rx__engine__glue.bin
│ │ │ │ ├── vlg5C
│ │ │ │ │ ├── i2c__master__byte__ctrl.bin
│ │ │ │ │ └── splitter36.bin
│ │ │ │ ├── vlg5D
│ │ │ │ │ ├── fifo__xlnx__32x36__2clk.bin
│ │ │ │ │ ├── spi__shift.bin
│ │ │ │ │ └── vita__rx__framer.bin
│ │ │ │ ├── vlg5E
│ │ │ │ │ ├── medfifo.bin
│ │ │ │ │ └── wb__readback__mux.bin
│ │ │ │ ├── vlg5F
│ │ │ │ │ └── setting__reg.bin
│ │ │ │ ├── vlg60
│ │ │ │ │ ├── clip.bin
│ │ │ │ │ ├── fifo__xlnx__512x36__2clk.bin
│ │ │ │ │ └── pic.bin
│ │ │ │ ├── vlg61
│ │ │ │ │ ├── srl.bin
│ │ │ │ │ └── vita__rx__control.bin
│ │ │ │ ├── vlg62
│ │ │ │ │ └── fifo__xlnx__16x40__2clk.bin
│ │ │ │ ├── vlg63
│ │ │ │ │ └── settings__bus__crossclock.bin
│ │ │ │ ├── vlg66
│ │ │ │ │ ├── simple__uart__rx.bin
│ │ │ │ │ └── spi__top.bin
│ │ │ │ ├── vlg67
│ │ │ │ │ ├── i2c__master__top.bin
│ │ │ │ │ └── ll8__shortfifo.bin
│ │ │ │ ├── vlg68
│ │ │ │ │ ├── ext__fifo.bin
│ │ │ │ │ ├── rxmac__to__ll8.bin
│ │ │ │ │ └── sign__extend.bin
│ │ │ │ ├── vlg69
│ │ │ │ │ └── fifo19__rxrealign.bin
│ │ │ │ ├── vlg6A
│ │ │ │ │ ├── dspengine__8to16.bin
│ │ │ │ │ └── nobl__fifo.bin
│ │ │ │ ├── vlg6F
│ │ │ │ │ ├── hb__interp.bin
│ │ │ │ │ ├── time__sender.bin
│ │ │ │ │ └── vita__rx__chain.bin
│ │ │ │ ├── vlg70
│ │ │ │ │ ├── add2__and__clip.bin
│ │ │ │ │ ├── simple__uart__tx.bin
│ │ │ │ │ └── vita__tx__deframer.bin
│ │ │ │ ├── vlg71
│ │ │ │ │ ├── add2__and__round__reg.bin
│ │ │ │ │ └── fifo__xlnx__2_kx36__2clk.bin
│ │ │ │ ├── vlg72
│ │ │ │ │ └── buff__sm.bin
│ │ │ │ ├── vlg73
│ │ │ │ │ └── ll8__to__fifo19.bin
│ │ │ │ ├── vlg76
│ │ │ │ │ └── round__sd.bin
│ │ │ │ ├── vlg77
│ │ │ │ │ ├── pipectrl.bin
│ │ │ │ │ ├── reset__sync.bin
│ │ │ │ │ └── user__settings.bin
│ │ │ │ ├── vlg78
│ │ │ │ │ └── gen__context__pkt.bin
│ │ │ │ ├── vlg79
│ │ │ │ │ ├── prot__eng__tx.bin
│ │ │ │ │ └── simple__spi__core.bin
│ │ │ │ ├── vlg7B
│ │ │ │ │ └── oneshot__2clk.bin
│ │ │ │ ├── vlg7C
│ │ │ │ │ └── round.bin
│ │ │ │ └── vlg7F
│ │ │ │ ├── cic__strober.bin
│ │ │ │ └── priority__enc.bin
│ │ │ ├── capture_ddrlvds.v
│ │ │ ├── Makefile
│ │ │ ├── Makefile.N200R3
│ │ │ ├── Makefile.N200R4
│ │ │ ├── Makefile.N210R3
│ │ │ ├── Makefile.N210R4
│ │ │ ├── u2plus_core.v
│ │ │ ├── u2plus.ucf
│ │ │ └── u2plus.v
│ │ ├── python
│ │ │ ├── check_inout.py
│ │ │ └── check_timing.py
│ │ ├── tcl
│ │ │ └── ise_helper.tcl
│ │ └── USRP2
│ │ ├── Makefile
│ │ ├── u2_core.v
│ │ ├── u2_rev3.ucf
│ │ └── u2_rev3.v
│ ├── udp
│ │ ├── add_onescomp.v
│ │ ├── fifo19_rxrealign.v
│ │ ├── Makefile.srcs
│ │ ├── prot_eng_rx.v
│ │ ├── prot_eng_tx_tb.v
│ │ ├── prot_eng_tx.v
│ │ └── udp_wrapper.v
│ └── vrt
│ ├── gen_context_pkt.v
│ ├── Makefile.srcs
│ ├── trigger_context_pkt.v
│ ├── vita_packet_demux36.v
│ ├── vita_pkt_gen.v
│ ├── vita_rx.build
│ ├── vita_rx_chain.v
│ ├── vita_rx_control.v
│ ├── vita_rx_engine_glue.v
│ ├── vita_rx_framer.v
│ ├── vita_rx_tb.v
│ ├── vita_tx.build
│ ├── vita_tx_chain.v
│ ├── vita_tx_control.v
│ ├── vita_tx_deframer.v
│ ├── vita_tx_engine_glue.v
│ └── vita_tx_tb.v
└── usrp3
├── lib
│ ├── axi
│ │ ├── axi_chdr_header_trigger.v
│ │ ├── axi_chdr_test_pattern.v
│ │ ├── axi_defs.v
│ │ ├── axi_dma_master.v
│ │ ├── axi_dram_fifo.v
│ │ ├── axi_embed_tlast.v
│ │ ├── axi_extract_tlast.v
│ │ ├── axi_fast_extract_tlast.v
│ │ ├── axi_fast_fifo.v
│ │ ├── axi_lite_slave.v
│ │ └── Makefile.srcs
│ ├── control
│ │ ├── arb_qualify_master.v
│ │ ├── axi_crossbar_tb.v
│ │ ├── axi_crossbar.v
│ │ ├── axi_fifo_header.v
│ │ ├── axi_forwarding_cam.v
│ │ ├── axi_slave_mux.v
│ │ ├── axi_test_vfifo.v
│ │ ├── binary_encoder.v
│ │ ├── cvita_uart.v
│ │ ├── dram_2port.v
│ │ ├── filter_bad_sid.v
│ │ ├── gpio_atr.v
│ │ ├── Makefile.srcs
│ │ ├── por_gen.v
│ │ ├── radio_ctrl_proc_tb.v
│ │ ├── radio_ctrl_proc.v
│ │ ├── ram_2port.v
│ │ ├── reset_sync.v
│ │ ├── serial_to_settings_tb.v
│ │ ├── serial_to_settings.v
│ │ ├── setting_reg.v
│ │ ├── settings_bus_crossclock.v
│ │ ├── simple_i2c_core.v
│ │ ├── simple_spi_core.v
│ │ └── synchronizer.v
│ ├── coregen
│ ├── dsp
│ │ ├── acc.v
│ │ ├── add2_and_clip_reg.v
│ │ ├── add2_and_clip.v
│ │ ├── add2_and_round_reg.v
│ │ ├── add2_and_round.v
│ │ ├── add2_reg.v
│ │ ├── add2.v
│ │ ├── add_then_mac.v
│ │ ├── cic_decim.v
│ │ ├── cic_dec_shifter.v
│ │ ├── cic_interp.v
│ │ ├── cic_int_shifter.v
│ │ ├── cic_strober.v
│ │ ├── clip_reg.v
│ │ ├── clip.v
│ │ ├── cordic_stage.v
│ │ ├── cordic_z24.v
│ │ ├── ddc_chain.v
│ │ ├── ddc_chain_x300_tb.v
│ │ ├── ddc_chain_x300.v
│ │ ├── duc_chain.v
│ │ ├── hb47_int_tb.v
│ │ ├── hb47_int.v
│ │ ├── hb_dec.v
│ │ ├── hb_interp.v
│ │ ├── Makefile.srcs
│ │ ├── round_reg.v
│ │ ├── round_sd.v
│ │ ├── round.v
│ │ ├── rx_dcoffset.v
│ │ ├── rx_frontend_tb.v
│ │ ├── rx_frontend.v
│ │ ├── sign_extend.v
│ │ ├── small_hb_dec.v
│ │ ├── small_hb_int.v
│ │ ├── srl.v
│ │ └── tx_frontend.v
│ ├── fifo
│ │ ├── axi_demux4.v
│ │ ├── axi_demux8.v
│ │ ├── axi_fifo_2clk.v
│ │ ├── axi_fifo_32_64_tb.v
│ │ ├── axi_fifo32_to_fifo64.v
│ │ ├── axi_fifo64_to_fifo32.v
│ │ ├── axi_fifo_flop.v
│ │ ├── axi_fifo_short.v
│ │ ├── axi_fifo_tb.v
│ │ ├── axi_fifo.v
│ │ ├── axi_filter_mux4.v
│ │ ├── axi_loopback.v
│ │ ├── axi_mux4.v
│ │ ├── axi_mux8.v
│ │ ├── axi_packet_gate_tb.v
│ │ ├── axi_packet_gate.v
│ │ ├── Makefile.srcs
│ │ ├── monitor_axi_fifo.v
│ │ └── shortfifo.v
│ ├── gpif2
│ │ ├── fifo64_to_gpif2.v
│ │ ├── gpif2_error_checker.v
│ │ ├── gpif2_slave_fifo32.v
│ │ ├── gpif2_to_fifo64.v
│ │ └── Makefile.srcs
│ ├── io_cap_gen
│ │ ├── cap_pattern_verifier.v
│ │ ├── catcap_ddr_cmos.v
│ │ ├── catcap_tb.build
│ │ ├── catcap_tb.v
│ │ ├── catcodec_ddr_cmos.v
│ │ ├── catgen_ddr_cmos.v
│ │ ├── catgen_tb.build
│ │ ├── catgen_tb.v
│ │ ├── Makefile.srcs
│ │ └── sim
│ │ └── cap_pattern_verifier
│ │ ├── cap_pattern_verifier_tb.sv
│ │ └── Makefile
│ ├── io_port2
│ │ ├── create-lvbitx.py
│ │ ├── data_swapper_64.v
│ │ ├── ioport2_msg_codec.v
│ │ ├── LvFpga_Chinch_Interface.ngc
│ │ ├── LvFpga_Chinch_Interface.v
│ │ ├── LvFpga_Chinch_Interface.vh
│ │ ├── Makefile.srcs
│ │ ├── pcie_axi_wb_conv.v
│ │ ├── pcie_basic_regs.v
│ │ ├── pcie_dma_ctrl_tb.v
│ │ ├── pcie_dma_ctrl.v
│ │ ├── pcie_iop2_msg_arbiter_tb.v
│ │ ├── pcie_iop2_msg_arbiter.v
│ │ ├── pcie_lossy_samp_gate.v
│ │ ├── pcie_pkt_route_specifier.v
│ │ ├── pcie_wb_reg_core_tb.v
│ │ └── pcie_wb_reg_core.v
│ ├── packet_proc
│ │ ├── axis_packet_debug.v
│ │ ├── chdr_eth_framer.v
│ │ ├── compressed_vita_to_vrlp.v
│ │ ├── cvita_chunker_tb.v
│ │ ├── cvita_chunker.v
│ │ ├── cvita_dechunker_tb.v
│ │ ├── cvita_dechunker.v
│ │ ├── cvita_dest_lookup.v
│ │ ├── cvita_insert_tlast_tb.v
│ │ ├── cvita_insert_tlast.v
│ │ ├── cvita_packet_debug.v
│ │ ├── eth_dispatch_tb.v
│ │ ├── eth_dispatch.v
│ │ ├── eth_interface.v
│ │ ├── ip_hdr_checksum_tb.v
│ │ ├── ip_hdr_checksum.v
│ │ ├── Makefile.srcs
│ │ ├── source_flow_control_tb.v
│ │ ├── source_flow_control.v
│ │ ├── vita_eth_framer.v
│ │ ├── vrlp_eth_framer.v
│ │ ├── vrlp_to_compressed_vita_tb.v
│ │ └── vrlp_to_compressed_vita.v
│ ├── radio
│ │ ├── Makefile.srcs
│ │ ├── radio_tb.v
│ │ └── radio.v
│ ├── sim
│ │ ├── axi_chdr_tb.v
│ │ ├── axi_crossbar
│ │ │ ├── run_iverilog
│ │ │ ├── run_sim
│ │ │ ├── sim_2x2
│ │ │ │ ├── default.wcfg
│ │ │ │ ├── run_isim
│ │ │ │ ├── run_iverilog
│ │ │ │ └── simulation_script.v
│ │ │ ├── sim_4x4
│ │ │ │ ├── default.wcfg
│ │ │ │ ├── run_isim
│ │ │ │ └── simulation_script.v
│ │ │ └── simulation_script.v
│ │ ├── axi_dram_fifo
│ │ │ ├── default.wcfg
│ │ │ ├── run_isim
│ │ │ ├── sim_sram_1
│ │ │ │ ├── default.wcfg
│ │ │ │ ├── run_isim
│ │ │ │ └── simulation_script.v
│ │ │ └── sim_sram_2
│ │ │ ├── Default.wcfg
│ │ │ ├── run_isim
│ │ │ └── simulation_script.v
│ │ ├── axi_fifo
│ │ │ └── run_sim
│ │ ├── axi_probe_tb.v
│ │ ├── ddc_chain_x300
│ │ │ └── dctest
│ │ │ ├── DDC.sav
│ │ │ ├── run_isim
│ │ │ └── simcmds.tcl
│ │ ├── duc_chain_x300
│ │ │ └── dctest
│ │ │ ├── run_isim
│ │ │ └── simcmds.tcl
│ │ ├── eth_dispatch
│ │ │ ├── default.wcfg
│ │ │ ├── run_sim
│ │ │ └── simulation_script.v
│ │ ├── source_flow_control
│ │ │ └── test_window
│ │ │ ├── default.wcfg
│ │ │ ├── run_isim
│ │ │ └── run_iverilog
│ │ └── tx
│ │ ├── test_seq_error_mid_burst_policy_next_burst
│ │ │ ├── run_isim
│ │ │ ├── run_iverilog
│ │ │ └── simulation_script.v
│ │ ├── test_seq_error_mid_burst_policy_next_packet
│ │ │ ├── run_isim
│ │ │ ├── run_iverilog
│ │ │ └── simulation_script.v
│ │ ├── test_seq_error_policy_next_burst
│ │ │ ├── run_isim
│ │ │ ├── run_iverilog
│ │ │ └── simulation_script.v
│ │ └── test_seq_error_policy_next_packet
│ │ ├── run_isim
│ │ ├── run_iverilog
│ │ └── simulation_script.v
│ ├── simple_gemac
│ │ ├── address_filter_promisc.v
│ │ ├── address_filter.v
│ │ ├── axi64_to_ll8.v
│ │ ├── crc.v
│ │ ├── delay_line.v
│ │ ├── eth_tasks.v
│ │ ├── flow_ctrl_rx.v
│ │ ├── flow_ctrl_tx.v
│ │ ├── ll8_to_axi64_tb.v
│ │ ├── ll8_to_axi64.v
│ │ ├── ll8_to_txmac.v
│ │ ├── Makefile.srcs
│ │ ├── mdio.v
│ │ ├── rxmac_to_ll8.v
│ │ ├── simple_gemac_rx.v
│ │ ├── simple_gemac_tb.v
│ │ ├── simple_gemac_tx.v
│ │ ├── simple_gemac.v
│ │ ├── simple_gemac_wrapper.build
│ │ ├── simple_gemac_wrapper_tb.v
│ │ ├── simple_gemac_wrapper.v
│ │ └── test_packet.mem
│ ├── timing
│ │ ├── Makefile.srcs
│ │ ├── pps.v
│ │ ├── time_compare.v
│ │ ├── timekeeper.v
│ │ └── time_transfer_tb.v
│ ├── vita
│ │ ├── binary_encoder.v
│ │ ├── build_12_to_16
│ │ ├── build_16_to_12
│ │ ├── build_16_to_8
│ │ ├── build_8_to_16
│ │ ├── chdr_12sc_to_16sc_tb.v
│ │ ├── chdr_12sc_to_16sc.v
│ │ ├── chdr_16sc_to_12sc_tb.v
│ │ ├── chdr_16sc_to_12sc.v
│ │ ├── chdr_16sc_to_32f_tb.v
│ │ ├── chdr_16sc_to_32f.v
│ │ ├── chdr_16sc_to_8sc_tb.v
│ │ ├── chdr_16sc_to_8sc.v
│ │ ├── chdr_16sc_to_xxxx_chain.v
│ │ ├── chdr_32f_to_16sc_tb.v
│ │ ├── chdr_32f_to_16sc.v
│ │ ├── chdr_8sc_to_16sc.hex
│ │ ├── chdr_8sc_to_16sc_tb.v
│ │ ├── chdr_8sc_to_16sc.v
│ │ ├── chdr_xxxx_to_16sc_chain.v
│ │ ├── context_packet_gen.v
│ │ ├── float_to_iq_tb.v
│ │ ├── float_to_iq.v
│ │ ├── from12_to_x.hex
│ │ ├── from16_to_x.hex
│ │ ├── from8_to_x.hex
│ │ ├── generate_bits.cpp
│ │ ├── iq_to_float_input.txt
│ │ ├── iq_to_float_output.txt
│ │ ├── iq_to_float_tb.v
│ │ ├── iq_to_float.v
│ │ ├── Makefile.srcs
│ │ ├── new_rx_control.v
│ │ ├── new_rx_framer.v
│ │ ├── new_rx_tb.v
│ │ ├── new_tx_control_tb.v
│ │ ├── new_tx_control.v
│ │ ├── new_tx_deframer.v
│ │ ├── new_tx_tb.v
│ │ ├── trigger_context_pkt.v
│ │ └── tx_responder.v
│ ├── wishbone
│ │ ├── axi_stream_to_wb.v
│ │ ├── i2c_master_bit_ctrl.v
│ │ ├── i2c_master_byte_ctrl.v
│ │ ├── i2c_master_defines.v
│ │ ├── i2c_master_top.v
│ │ ├── Makefile.srcs
│ │ ├── settings_bus.v
│ │ ├── settings_readback.v
│ │ ├── simple_uart_rx.v
│ │ ├── simple_uart_tb.v
│ │ ├── simple_uart_tx.v
│ │ ├── simple_uart.v
│ │ └── wb_1master.v
│ ├── xge
│ │ ├── doc
│ │ │ └── xge_mac_spec.pdf
│ │ ├── Makefile.srcs
│ │ ├── README.txt
│ │ ├── rtl
│ │ │ ├── include
│ │ │ │ ├── CRC32_D64.v
│ │ │ │ ├── CRC32_D8.v
│ │ │ │ ├── defines.v
│ │ │ │ ├── timescale.v
│ │ │ │ └── utils.v
│ │ │ └── verilog
│ │ │ ├── CRC32_D64.v
│ │ │ ├── CRC32_D8.v
│ │ │ ├── defines.v
│ │ │ ├── fault_sm.v
│ │ │ ├── generic_fifo_ctrl.v
│ │ │ ├── generic_fifo.v
│ │ │ ├── generic_mem_medium.v
│ │ │ ├── generic_mem_small.v
│ │ │ ├── generic_mem_xilinx_block.v
│ │ │ ├── meta_sync_single.v
│ │ │ ├── meta_sync.v
│ │ │ ├── rx_checker.v
│ │ │ ├── rx_data_fifo.v
│ │ │ ├── rx_dequeue.v
│ │ │ ├── rx_enqueue.v
│ │ │ ├── rx_hold_fifo.v
│ │ │ ├── sync_clk_core.v
│ │ │ ├── sync_clk_wb.v
│ │ │ ├── sync_clk_xgmii_tx.v
│ │ │ ├── timescale.v
│ │ │ ├── tx_checker.v
│ │ │ ├── tx_data_fifo.v
│ │ │ ├── tx_dequeue.v
│ │ │ ├── tx_enqueue.v
│ │ │ ├── tx_hold_fifo.v
│ │ │ ├── utils.v
│ │ │ ├── wishbone_if.v
│ │ │ └── xge_mac.v
│ │ ├── sim
│ │ │ └── verilog
│ │ │ └── xge_mac.prj
│ │ └── tbench
│ │ └── verilog
│ │ ├── packets_tx.txt
│ │ └── tb_xge_mac.v
│ ├── xge_interface
│ │ ├── axi64_to_xge64.v
│ │ ├── axi_count_packets_in_fifo.v
│ │ ├── Makefile.srcs
│ │ ├── xge64_to_axi64.v
│ │ ├── xge_handshake.v
│ │ └── xge_mac_wrapper.v
│ ├── zpu
│ │ ├── core
│ │ │ ├── zpu_config.vhd
│ │ │ ├── zpu_core.vhd
│ │ │ └── zpupkg.vhd
│ │ ├── Makefile.srcs
│ │ ├── wishbone
│ │ │ ├── wishbone_pkg.vhd
│ │ │ ├── zpu_system.vhd
│ │ │ └── zpu_wb_bridge.vhd
│ │ ├── zpu_top_pkg.vhd
│ │ └── zpu_wb_top.vhd
│ └── zynq_fifo
│ ├── Makefile.srcs
│ ├── zf_arbiter.v
│ ├── zf_host_to_stream.v
│ ├── zf_slave_readback.v
│ ├── zf_slave_settings.v
│ ├── zf_stream_to_host.v
│ └── zynq_fifo_top.v
├── sim
│ ├── axi
│ │ ├── Makefile.srcs
│ │ ├── sim_axi4_lib.sv
│ │ ├── sim_axis_lib.sv
│ │ └── sim_cvita_lib.sv
│ ├── axi_crossbar
│ │ ├── sim_5x5
│ │ │ ├── run_isim
│ │ │ └── simulation_script.v
│ │ └── sim_NxM
│ │ ├── run_isim
│ │ ├── simcmds.tcl
│ │ └── simulation_script.v
│ ├── control
│ │ ├── Makefile.srcs
│ │ └── sim_set_rb_lib.sv
│ ├── general
│ │ ├── Makefile.srcs
│ │ ├── sim_clks_rsts.vh
│ │ ├── sim_exec_report.vh
│ │ ├── sim_file_io.sv
│ │ └── sim_math.v
│ ├── hb47_int
│ │ └── dsp48a_vs_dsp48e
│ │ ├── run_isim
│ │ └── simcmds.tcl
│ ├── serial_to_settings
│ │ ├── serial_settings_tasks.v
│ │ └── sim_serial_to_settings_1
│ │ ├── default.wcfg
│ │ ├── run_isim
│ │ └── simulation_script.v
│ └── task_library.v
├── tools
│ ├── make
│ │ ├── viv_design_builder.mak
│ │ ├── viv_ip_builder.mak
│ │ ├── viv_preamble.mak
│ │ ├── viv_sim_preamble.mak
│ │ └── viv_simulator.mak
│ └── scripts
│ ├── git-hash.sh
│ ├── shared-ip-loc-manage.sh
│ ├── viv_check_timing.py
│ ├── viv_generate_ip.tcl
│ ├── viv_retarget_ip.py
│ ├── viv_sim_project.tcl
│ ├── viv_strategies.tcl
│ ├── viv_upgrade_ip.tcl
│ └── viv_utils.tcl
├── top
│ ├── b200
│ │ ├── b200_core.v
│ │ ├── b200_io.v
│ │ ├── b200.ucf
│ │ ├── b200.v
│ │ ├── check.sh
│ │ ├── core_compile
│ │ ├── coregen
│ │ │ ├── b200_chipscope_icon.asy
│ │ │ ├── b200_chipscope_icon.constraints
│ │ │ │ ├── b200_chipscope_icon.ucf
│ │ │ │ └── b200_chipscope_icon.xdc
│ │ │ ├── b200_chipscope_icon_flist.txt
│ │ │ ├── b200_chipscope_icon.ncf
│ │ │ ├── b200_chipscope_icon.ngc
│ │ │ ├── b200_chipscope_icon_readme.txt
│ │ │ ├── b200_chipscope_icon.ucf
│ │ │ ├── b200_chipscope_icon.v
│ │ │ ├── b200_chipscope_icon.veo
│ │ │ ├── b200_chipscope_icon.xco
│ │ │ ├── b200_chipscope_icon.xdc
│ │ │ ├── b200_chipscope_icon_xmdf.tcl
│ │ │ ├── b200_chipscope_ila.asy
│ │ │ ├── b200_chipscope_ila.cdc
│ │ │ ├── b200_chipscope_ila.constraints
│ │ │ │ ├── b200_chipscope_ila.ucf
│ │ │ │ └── b200_chipscope_ila.xdc
│ │ │ ├── b200_chipscope_ila_flist.txt
│ │ │ ├── b200_chipscope_ila.ncf
│ │ │ ├── b200_chipscope_ila.ngc
│ │ │ ├── b200_chipscope_ila_readme.txt
│ │ │ ├── b200_chipscope_ila.ucf
│ │ │ ├── b200_chipscope_ila.v
│ │ │ ├── b200_chipscope_ila.veo
│ │ │ ├── b200_chipscope_ila.xco
│ │ │ ├── b200_chipscope_ila.xdc
│ │ │ ├── b200_chipscope_ila_xmdf.tcl
│ │ │ ├── b200_clk_gen
│ │ │ │ ├── clk_wiz_v3_6_readme.txt
│ │ │ │ ├── doc
│ │ │ │ │ ├── clk_wiz_v3_6_readme.txt
│ │ │ │ │ ├── clk_wiz_v3_6_vinfo.html
│ │ │ │ │ └── pg065_clk_wiz.pdf
│ │ │ │ ├── example_design
│ │ │ │ │ ├── b200_clk_gen_exdes.ucf
│ │ │ │ │ ├── b200_clk_gen_exdes.v
│ │ │ │ │ └── b200_clk_gen_exdes.xdc
│ │ │ │ ├── implement
│ │ │ │ │ ├── implement.bat
│ │ │ │ │ ├── implement.sh
│ │ │ │ │ ├── planAhead_ise.bat
│ │ │ │ │ ├── planAhead_ise.sh
│ │ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ │ ├── planAhead_rdn.bat
│ │ │ │ │ ├── planAhead_rdn.sh
│ │ │ │ │ ├── planAhead_rdn.tcl
│ │ │ │ │ ├── xst.prj
│ │ │ │ │ └── xst.scr
│ │ │ │ └── simulation
│ │ │ │ ├── b200_clk_gen_tb.v
│ │ │ │ ├── functional
│ │ │ │ │ ├── simcmds.tcl
│ │ │ │ │ ├── simulate_isim.bat
│ │ │ │ │ ├── simulate_isim.sh
│ │ │ │ │ ├── simulate_mti.bat
│ │ │ │ │ ├── simulate_mti.do
│ │ │ │ │ ├── simulate_mti.sh
│ │ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ │ ├── simulate_vcs.sh
│ │ │ │ │ ├── ucli_commands.key
│ │ │ │ │ ├── vcs_session.tcl
│ │ │ │ │ ├── wave.do
│ │ │ │ │ └── wave.sv
│ │ │ │ └── timing
│ │ │ │ ├── b200_clk_gen_tb.v
│ │ │ │ ├── sdf_cmd_file
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.sh
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ └── wave.do
│ │ │ ├── b200_clk_gen.asy
│ │ │ ├── b200_clk_gen_flist.txt
│ │ │ ├── b200_clk_gen.ucf
│ │ │ ├── b200_clk_gen.v
│ │ │ ├── b200_clk_gen.veo
│ │ │ ├── b200_clk_gen.xco
│ │ │ ├── b200_clk_gen.xdc
│ │ │ ├── b200_clk_gen_xmdf.tcl
│ │ │ ├── chipscope_icon.asy
│ │ │ ├── chipscope_icon.constraints
│ │ │ │ ├── chipscope_icon.ucf
│ │ │ │ └── chipscope_icon.xdc
│ │ │ ├── chipscope_icon_flist.txt
│ │ │ ├── chipscope_icon.ncf
│ │ │ ├── chipscope_icon.ngc
│ │ │ ├── chipscope_icon_readme.txt
│ │ │ ├── chipscope_icon.ucf
│ │ │ ├── chipscope_icon.v
│ │ │ ├── chipscope_icon.veo
│ │ │ ├── chipscope_icon.xco
│ │ │ ├── chipscope_icon.xdc
│ │ │ ├── chipscope_icon_xmdf.tcl
│ │ │ ├── chipscope_ila_128.asy
│ │ │ ├── chipscope_ila_128.cdc
│ │ │ ├── chipscope_ila_128.constraints
│ │ │ │ ├── chipscope_ila_128.ucf
│ │ │ │ └── chipscope_ila_128.xdc
│ │ │ ├── chipscope_ila_128_flist.txt
│ │ │ ├── chipscope_ila_128.ncf
│ │ │ ├── chipscope_ila_128.ngc
│ │ │ ├── chipscope_ila_128_readme.txt
│ │ │ ├── chipscope_ila_128.ucf
│ │ │ ├── chipscope_ila_128.v
│ │ │ ├── chipscope_ila_128.veo
│ │ │ ├── chipscope_ila_128.xco
│ │ │ ├── chipscope_ila_128.xdc
│ │ │ ├── chipscope_ila_128_xmdf.tcl
│ │ │ ├── chipscope_ila_256.asy
│ │ │ ├── chipscope_ila_256.cdc
│ │ │ ├── chipscope_ila_256.constraints
│ │ │ │ ├── chipscope_ila_256.ucf
│ │ │ │ └── chipscope_ila_256.xdc
│ │ │ ├── chipscope_ila_256_flist.txt
│ │ │ ├── chipscope_ila_256.ncf
│ │ │ ├── chipscope_ila_256.ngc
│ │ │ ├── chipscope_ila_256_readme.txt
│ │ │ ├── chipscope_ila_256.ucf
│ │ │ ├── chipscope_ila_256.v
│ │ │ ├── chipscope_ila_256.veo
│ │ │ ├── chipscope_ila_256.xco
│ │ │ ├── chipscope_ila_256.xdc
│ │ │ ├── chipscope_ila_256_xmdf.tcl
│ │ │ ├── chipscope_ila_32.asy
│ │ │ ├── chipscope_ila_32.cdc
│ │ │ ├── chipscope_ila_32.constraints
│ │ │ │ ├── chipscope_ila_32.ucf
│ │ │ │ └── chipscope_ila_32.xdc
│ │ │ ├── chipscope_ila_32_flist.txt
│ │ │ ├── chipscope_ila_32.ncf
│ │ │ ├── chipscope_ila_32.ngc
│ │ │ ├── chipscope_ila_32_readme.txt
│ │ │ ├── chipscope_ila_32.ucf
│ │ │ ├── chipscope_ila_32.v
│ │ │ ├── chipscope_ila_32.veo
│ │ │ ├── chipscope_ila_32.xco
│ │ │ ├── chipscope_ila_32.xdc
│ │ │ ├── chipscope_ila_32_xmdf.tcl
│ │ │ ├── coregen.cgp
│ │ │ ├── fifo_4k_2clk
│ │ │ │ ├── doc
│ │ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ │ ├── fifo_generator_v9_3_vinfo.html
│ │ │ │ │ └── pg057-fifo-generator.pdf
│ │ │ │ ├── example_design
│ │ │ │ │ ├── fifo_4k_2clk_exdes.ucf
│ │ │ │ │ └── fifo_4k_2clk_exdes.vhd
│ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ ├── implement
│ │ │ │ │ ├── implement.bat
│ │ │ │ │ ├── implement.sh
│ │ │ │ │ ├── implement_synplify.bat
│ │ │ │ │ ├── implement_synplify.sh
│ │ │ │ │ ├── planAhead_ise.bat
│ │ │ │ │ ├── planAhead_ise.sh
│ │ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ │ ├── xst.prj
│ │ │ │ │ └── xst.scr
│ │ │ │ └── simulation
│ │ │ │ ├── fifo_4k_2clk_dgen.vhd
│ │ │ │ ├── fifo_4k_2clk_dverif.vhd
│ │ │ │ ├── fifo_4k_2clk_pctrl.vhd
│ │ │ │ ├── fifo_4k_2clk_pkg.vhd
│ │ │ │ ├── fifo_4k_2clk_rng.vhd
│ │ │ │ ├── fifo_4k_2clk_synth.vhd
│ │ │ │ ├── fifo_4k_2clk_tb.vhd
│ │ │ │ ├── functional
│ │ │ │ │ ├── simulate_isim.bat
│ │ │ │ │ ├── simulate_isim.sh
│ │ │ │ │ ├── simulate_mti.bat
│ │ │ │ │ ├── simulate_mti.do
│ │ │ │ │ ├── simulate_mti.sh
│ │ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ │ ├── simulate_vcs.sh
│ │ │ │ │ ├── ucli_commands.key
│ │ │ │ │ ├── vcs_session.tcl
│ │ │ │ │ ├── wave_isim.tcl
│ │ │ │ │ ├── wave_mti.do
│ │ │ │ │ └── wave_ncsim.sv
│ │ │ │ └── timing
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_isim.sh
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_isim.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── fifo_4k_2clk.asy
│ │ │ ├── fifo_4k_2clk_flist.txt
│ │ │ ├── fifo_4k_2clk.ncf
│ │ │ ├── fifo_4k_2clk.ngc
│ │ │ ├── fifo_4k_2clk.v
│ │ │ ├── fifo_4k_2clk.veo
│ │ │ ├── fifo_4k_2clk.xco
│ │ │ ├── fifo_4k_2clk_xmdf.tcl
│ │ │ ├── fifo_short_2clk
│ │ │ │ ├── doc
│ │ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ │ ├── fifo_generator_v9_3_vinfo.html
│ │ │ │ │ └── pg057-fifo-generator.pdf
│ │ │ │ ├── example_design
│ │ │ │ │ ├── fifo_short_2clk_exdes.ucf
│ │ │ │ │ └── fifo_short_2clk_exdes.vhd
│ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ ├── implement
│ │ │ │ │ ├── implement.bat
│ │ │ │ │ ├── implement.sh
│ │ │ │ │ ├── implement_synplify.bat
│ │ │ │ │ ├── implement_synplify.sh
│ │ │ │ │ ├── planAhead_ise.bat
│ │ │ │ │ ├── planAhead_ise.sh
│ │ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ │ ├── xst.prj
│ │ │ │ │ └── xst.scr
│ │ │ │ └── simulation
│ │ │ │ ├── fifo_short_2clk_dgen.vhd
│ │ │ │ ├── fifo_short_2clk_dverif.vhd
│ │ │ │ ├── fifo_short_2clk_pctrl.vhd
│ │ │ │ ├── fifo_short_2clk_pkg.vhd
│ │ │ │ ├── fifo_short_2clk_rng.vhd
│ │ │ │ ├── fifo_short_2clk_synth.vhd
│ │ │ │ ├── fifo_short_2clk_tb.vhd
│ │ │ │ ├── functional
│ │ │ │ │ ├── simulate_isim.bat
│ │ │ │ │ ├── simulate_isim.sh
│ │ │ │ │ ├── simulate_mti.bat
│ │ │ │ │ ├── simulate_mti.do
│ │ │ │ │ ├── simulate_mti.sh
│ │ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ │ ├── simulate_vcs.sh
│ │ │ │ │ ├── ucli_commands.key
│ │ │ │ │ ├── vcs_session.tcl
│ │ │ │ │ ├── wave_isim.tcl
│ │ │ │ │ ├── wave_mti.do
│ │ │ │ │ └── wave_ncsim.sv
│ │ │ │ └── timing
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_isim.sh
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_isim.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── fifo_short_2clk.asy
│ │ │ ├── fifo_short_2clk_flist.txt
│ │ │ ├── fifo_short_2clk.ncf
│ │ │ ├── fifo_short_2clk.ngc
│ │ │ ├── fifo_short_2clk.v
│ │ │ ├── fifo_short_2clk.veo
│ │ │ ├── fifo_short_2clk.xco
│ │ │ └── fifo_short_2clk_xmdf.tcl
│ │ ├── coregen_dsp
│ │ │ ├── coregen.cgp
│ │ │ ├── filt2.coe
│ │ │ ├── hb31.coe
│ │ │ ├── hb35.coe
│ │ │ ├── hb39.coe
│ │ │ ├── hb43.coe
│ │ │ ├── hb47.coe
│ │ │ ├── hb51.coe
│ │ │ ├── hb55.coe
│ │ │ ├── hb59.coe
│ │ │ ├── hb63.coe
│ │ │ ├── hbdec1.asy
│ │ │ ├── hbdec1COEFF_auto0_0.mif
│ │ │ ├── hbdec1COEFF_auto0_1.mif
│ │ │ ├── hbdec1COEFF_auto0_2.mif
│ │ │ ├── hbdec1COEFF_auto0_3.mif
│ │ │ ├── hbdec1COEFF_auto0_4.mif
│ │ │ ├── hbdec1COEFF_auto0_5.mif
│ │ │ ├── hbdec1COEFF_auto_HALFBAND_CENTRE0.mif
│ │ │ ├── hbdec1filt_decode_rom.mif
│ │ │ ├── hbdec1_flist.txt
│ │ │ ├── hbdec1.mif
│ │ │ ├── hbdec1.ngc
│ │ │ ├── hbdec1_readme.txt
│ │ │ ├── hbdec1_reload_addrfilt_decode_rom.mif
│ │ │ ├── hbdec1_reload_order.txt
│ │ │ ├── hbdec1.v
│ │ │ ├── hbdec1.veo
│ │ │ ├── hbdec1.xco
│ │ │ ├── hbdec1_xmdf.tcl
│ │ │ ├── hbdec2.asy
│ │ │ ├── hbdec2COEFF_auto0_0.mif
│ │ │ ├── hbdec2COEFF_auto0_1.mif
│ │ │ ├── hbdec2COEFF_auto0_2.mif
│ │ │ ├── hbdec2COEFF_auto_HALFBAND_CENTRE0.mif
│ │ │ ├── hbdec2filt_decode_rom.mif
│ │ │ ├── hbdec2_flist.txt
│ │ │ ├── hbdec2.mif
│ │ │ ├── hbdec2.ngc
│ │ │ ├── hbdec2_readme.txt
│ │ │ ├── hbdec2_reload_addrfilt_decode_rom.mif
│ │ │ ├── hbdec2_reload_order.txt
│ │ │ ├── hbdec2.v
│ │ │ ├── hbdec2.veo
│ │ │ ├── hbdec2.xco
│ │ │ ├── hbdec2_xmdf.tcl
│ │ │ └── Makefile.srcs
│ │ ├── gpio.ucf
│ │ ├── Makefile
│ │ ├── Makefile.b200.inc
│ │ ├── planahead
│ │ │ ├── planahead.data
│ │ │ │ ├── cache
│ │ │ │ │ └── b200_ngc_d1c0f267.edif
│ │ │ │ ├── constrs_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ ├── runs
│ │ │ │ │ ├── impl_1
│ │ │ │ │ │ ├── constrs_in.xml
│ │ │ │ │ │ ├── constrs_out.xml
│ │ │ │ │ │ ├── impl_1.psg
│ │ │ │ │ │ └── sources.xml
│ │ │ │ │ ├── impl_1.psg
│ │ │ │ │ └── runs.xml
│ │ │ │ ├── sim_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ ├── sources_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ └── wt
│ │ │ │ ├── java_command_handlers.wdf
│ │ │ │ ├── project.wpc
│ │ │ │ └── webtalk_pa.xml
│ │ │ ├── planahead.ppr
│ │ │ ├── planahead.runs
│ │ │ │ └── impl_1
│ │ │ │ ├── b200.edf
│ │ │ │ ├── b200.ncd
│ │ │ │ ├── b200.twx
│ │ │ │ ├── b200.ucf
│ │ │ │ ├── b200.xdl
│ │ │ │ ├── htr.txt
│ │ │ │ ├── ISEWrap.js
│ │ │ │ ├── ISEWrap.sh
│ │ │ │ ├── rundef.js
│ │ │ │ ├── runme.bat
│ │ │ │ ├── runme.log
│ │ │ │ └── runme.sh
│ │ │ └── planahead.srcs
│ │ │ ├── constrs_1
│ │ │ │ └── imports
│ │ │ │ └── b200
│ │ │ │ ├── b200.ucf
│ │ │ │ └── timing.ucf
│ │ │ └── sources_1
│ │ │ └── imports
│ │ │ └── coregen
│ │ │ └── fifo_4k_2clk.ngc
│ │ ├── radio_b200.v
│ │ ├── S6CLK2PIN.v
│ │ ├── sim
│ │ │ ├── b200_io_tb.v
│ │ │ ├── b200_tb.v
│ │ │ ├── b2x0
│ │ │ │ └── sim_b2x0_1
│ │ │ │ └── run_isim
│ │ │ └── sim_b200_io
│ │ │ ├── mimo
│ │ │ │ ├── mimo.wcfg
│ │ │ │ └── simulation_script.v
│ │ │ ├── run_isim
│ │ │ └── siso
│ │ │ ├── simulation_script.v
│ │ │ └── siso.wcfg
│ │ └── timing.ucf
│ ├── e300
│ │ ├── ad5662_auto_spi.v
│ │ ├── axi_pmu.md
│ │ ├── axi_pmu.v
│ │ ├── build_e300.tcl
│ │ ├── coregen_dsp
│ │ │ ├── coregen.cgc
│ │ │ ├── coregen.cgp
│ │ │ ├── filt2.coe
│ │ │ ├── hb31.coe
│ │ │ ├── hb35.coe
│ │ │ ├── hb39.coe
│ │ │ ├── hb43.coe
│ │ │ ├── hb47.coe
│ │ │ ├── hb51.coe
│ │ │ ├── hb55.coe
│ │ │ ├── hb59.coe
│ │ │ ├── hb63.coe
│ │ │ ├── hbdec1.ngc
│ │ │ ├── hbdec1.v
│ │ │ ├── hbdec1.xco
│ │ │ ├── hbdec2.ngc
│ │ │ ├── hbdec2.v
│ │ │ ├── hbdec2.xco
│ │ │ ├── hbdec3.ngc
│ │ │ ├── hbdec3.v
│ │ │ ├── hbdec3.xco
│ │ │ ├── hbint1.ngc
│ │ │ ├── hbint1.v
│ │ │ ├── hbint1.xco
│ │ │ ├── hbint2.ngc
│ │ │ ├── hbint2.v
│ │ │ ├── hbint2.xco
│ │ │ ├── hbint3.ngc
│ │ │ ├── hbint3.v
│ │ │ ├── hbint3.xco
│ │ │ └── Makefile.srcs
│ │ ├── e300_core.v
│ │ ├── e300_idle.v
│ │ ├── e300_ps.v
│ │ ├── e300.v
│ │ ├── e300.xdc
│ │ ├── ip
│ │ │ ├── axi3_to_axi4lite_protocol_converter
│ │ │ │ ├── axi3_to_axi4lite_protocol_converter.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi4_fifo_512x64
│ │ │ │ ├── axi4_fifo_512x64.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi4_to_axi3_protocol_converter
│ │ │ │ ├── axi4_to_axi3_protocol_converter.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi_datamover
│ │ │ │ ├── axi_datamover.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi_interconnect
│ │ │ │ ├── axi_interconnect.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── catcodec_mmcm
│ │ │ │ ├── catcodec_mmcm.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── e300_ps_fclk0_mmcm
│ │ │ │ ├── e300_ps_fclk0_mmcm.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── fifo_4k_2clk
│ │ │ │ ├── fifo_4k_2clk.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── fifo_short_2clk
│ │ │ │ ├── fifo_short_2clk.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── Makefile.inc
│ │ │ ├── processing_system7
│ │ │ │ ├── e300_preset.tcl
│ │ │ │ ├── Makefile.inc
│ │ │ │ └── processing_system7.xci
│ │ │ └── upgrade_ip.sh
│ │ ├── Makefile
│ │ ├── Makefile.e300.inc
│ │ ├── ppsloop.v
│ │ ├── setupenv.sh
│ │ ├── sim
│ │ │ └── e3x0
│ │ │ ├── catcap_ddr_cmos
│ │ │ │ ├── catcap_tb.build
│ │ │ │ └── catcap_tb.v
│ │ │ └── catgen_ddr_cmos
│ │ │ ├── catgen_tb.build
│ │ │ └── catgen_tb.v
│ │ ├── spi_slave.v
│ │ └── timing.xdc
│ ├── impactor.sh
│ ├── Makefile.common
│ ├── python
│ │ ├── batch-build
│ │ ├── bit_to_zynq_bin.py
│ │ ├── check_inout.py
│ │ ├── check_timing.py
│ │ └── check_timing_vivado.py
│ ├── tcl
│ │ └── ise_helper.tcl
│ └── x300
│ ├── build_x300.tcl
│ ├── bus_int.v
│ ├── capture_ddrlvds.v
│ ├── coregen_dsp
│ │ ├── coregen.cgp
│ │ ├── filt2.coe
│ │ ├── hb31.coe
│ │ ├── hb35.coe
│ │ ├── hb39.coe
│ │ ├── hb43.coe
│ │ ├── hb47.coe
│ │ ├── hb51.coe
│ │ ├── hb55.coe
│ │ ├── hb59.coe
│ │ ├── hb63.coe
│ │ ├── hbdec1.asy
│ │ ├── hbdec1COEFF_auto0_0.mif
│ │ ├── hbdec1COEFF_auto0_1.mif
│ │ ├── hbdec1COEFF_auto0_2.mif
│ │ ├── hbdec1COEFF_auto0_3.mif
│ │ ├── hbdec1COEFF_auto0_4.mif
│ │ ├── hbdec1COEFF_auto0_5.mif
│ │ ├── hbdec1COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbdec1filt_decode_rom.mif
│ │ ├── hbdec1_flist.txt
│ │ ├── hbdec1.gise
│ │ ├── hbdec1.mif
│ │ ├── hbdec1.ngc
│ │ ├── hbdec1_readme.txt
│ │ ├── hbdec1_reload_addrfilt_decode_rom.mif
│ │ ├── hbdec1_reload_order.txt
│ │ ├── hbdec1.v
│ │ ├── hbdec1.veo
│ │ ├── hbdec1.xco
│ │ ├── hbdec1.xise
│ │ ├── hbdec1_xmdf.tcl
│ │ ├── hbdec2.asy
│ │ ├── hbdec2COEFF_auto0_0.mif
│ │ ├── hbdec2COEFF_auto0_1.mif
│ │ ├── hbdec2COEFF_auto0_2.mif
│ │ ├── hbdec2COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbdec2filt_decode_rom.mif
│ │ ├── hbdec2_flist.txt
│ │ ├── hbdec2.gise
│ │ ├── hbdec2.mif
│ │ ├── hbdec2.ngc
│ │ ├── hbdec2_readme.txt
│ │ ├── hbdec2_reload_addrfilt_decode_rom.mif
│ │ ├── hbdec2_reload_order.txt
│ │ ├── hbdec2.v
│ │ ├── hbdec2.veo
│ │ ├── hbdec2.xco
│ │ ├── hbdec2.xise
│ │ ├── hbdec2_xmdf.tcl
│ │ ├── hbdec3.asy
│ │ ├── hbdec3COEFF_auto0_0.mif
│ │ ├── hbdec3COEFF_auto0_1.mif
│ │ ├── hbdec3COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbdec3filt_decode_rom.mif
│ │ ├── hbdec3_flist.txt
│ │ ├── hbdec3.gise
│ │ ├── hbdec3.mif
│ │ ├── hbdec3.ngc
│ │ ├── hbdec3_readme.txt
│ │ ├── hbdec3_reload_addrfilt_decode_rom.mif
│ │ ├── hbdec3_reload_order.txt
│ │ ├── hbdec3.v
│ │ ├── hbdec3.veo
│ │ ├── hbdec3.xco
│ │ ├── hbdec3.xise
│ │ ├── hbdec3_xmdf.tcl
│ │ ├── hbint1.asy
│ │ ├── hbint1COEFF_auto0_0.mif
│ │ ├── hbint1COEFF_auto0_1.mif
│ │ ├── hbint1COEFF_auto0_2.mif
│ │ ├── hbint1COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbint1filt_decode_rom.mif
│ │ ├── hbint1_flist.txt
│ │ ├── hbint1.gise
│ │ ├── hbint1.mif
│ │ ├── hbint1.ngc
│ │ ├── hbint1_readme.txt
│ │ ├── hbint1_reload_addrfilt_decode_rom.mif
│ │ ├── hbint1_reload_order.txt
│ │ ├── hbint1.v
│ │ ├── hbint1.veo
│ │ ├── hbint1.xco
│ │ ├── hbint1.xise
│ │ ├── hbint1_xmdf.tcl
│ │ ├── hbint2.asy
│ │ ├── hbint2COEFF_auto0_0.mif
│ │ ├── hbint2COEFF_auto0_1.mif
│ │ ├── hbint2COEFF_auto0_2.mif
│ │ ├── hbint2COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbint2filt_decode_rom.mif
│ │ ├── hbint2_flist.txt
│ │ ├── hbint2.gise
│ │ ├── hbint2.mif
│ │ ├── hbint2.ngc
│ │ ├── hbint2_readme.txt
│ │ ├── hbint2_reload_addrfilt_decode_rom.mif
│ │ ├── hbint2_reload_order.txt
│ │ ├── hbint2.v
│ │ ├── hbint2.veo
│ │ ├── hbint2.xco
│ │ ├── hbint2.xise
│ │ ├── hbint2_xmdf.tcl
│ │ ├── hbint3.asy
│ │ ├── hbint3COEFF_auto0_0.mif
│ │ ├── hbint3COEFF_auto0_1.mif
│ │ ├── hbint3COEFF_auto0_2.mif
│ │ ├── hbint3COEFF_auto0_3.mif
│ │ ├── hbint3COEFF_auto0_4.mif
│ │ ├── hbint3COEFF_auto0_5.mif
│ │ ├── hbint3COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbint3filt_decode_rom.mif
│ │ ├── hbint3_flist.txt
│ │ ├── hbint3.gise
│ │ ├── hbint3.mif
│ │ ├── hbint3.ngc
│ │ ├── hbint3_readme.txt
│ │ ├── hbint3_reload_addrfilt_decode_rom.mif
│ │ ├── hbint3_reload_order.txt
│ │ ├── hbint3.v
│ │ ├── hbint3.veo
│ │ ├── hbint3.xco
│ │ ├── hbint3.xise
│ │ ├── hbint3_xmdf.tcl
│ │ └── Makefile.srcs
│ ├── dbuf_bootram.v
│ ├── gen_ddrlvds.v
│ ├── ip
│ │ ├── axi4_dualport_sram
│ │ │ ├── axi4_dualport_sram.xci
│ │ │ ├── axi4_dualport_sram.xml
│ │ │ └── Makefile.inc
│ │ ├── axi64_4k_2clk_fifo
│ │ │ ├── axi64_4k_2clk_fifo.xci
│ │ │ └── Makefile.inc
│ │ ├── axi64_8k_2clk_fifo
│ │ │ ├── axi64_8k_2clk_fifo.xci
│ │ │ └── Makefile.inc
│ │ ├── axi_intercon_2x64_128
│ │ │ ├── axi_intercon_2x64_128.xci
│ │ │ └── Makefile.inc
│ │ ├── axi_intercon_4x64_128
│ │ │ ├── axi_intercon_4x64_128.xci
│ │ │ └── Makefile.inc
│ │ ├── bootram
│ │ │ ├── bootram.coe
│ │ │ ├── bootram.xci
│ │ │ └── Makefile.inc
│ │ ├── bus_clk_gen
│ │ │ ├── bus_clk_gen.xci
│ │ │ └── Makefile.inc
│ │ ├── ddr3_32bit
│ │ │ ├── ddr3_32bit_mig_parameters.vh
│ │ │ ├── ddr3_32bit_mig_sim_parameters.vh
│ │ │ ├── ddr3_32bit_mig_sim.v.patch
│ │ │ ├── ddr3_32bit_mig.v.patch
│ │ │ ├── ddr3_32bit.v.patch
│ │ │ ├── ddr3_32bit.xci
│ │ │ ├── Makefile.inc
│ │ │ ├── mig_7series_v2_3_infrastructure.v.patch
│ │ │ ├── mig_7series_v2_3_iodelay_ctrl.v.patch
│ │ │ ├── mig_xc7k325tffg900-2.prj
│ │ │ └── mig_xc7k410tffg900-2.prj
│ │ ├── fifo_4k_2clk
│ │ │ ├── fifo_4k_2clk.xci
│ │ │ └── Makefile.inc
│ │ ├── fifo_short_2clk
│ │ │ ├── fifo_short_2clk.xci
│ │ │ └── Makefile.inc
│ │ ├── input_sample_fifo
│ │ │ ├── input_sample_fifo.xci
│ │ │ └── Makefile.inc
│ │ ├── Makefile.inc
│ │ ├── one_gig_eth_pcs_pma
│ │ │ ├── Makefile.inc
│ │ │ ├── one_gige_phy_clk_gen.v
│ │ │ ├── one_gige_phy.v
│ │ │ ├── one_gige_phy.xdc
│ │ │ ├── one_gig_eth_pcs_pma_clocking.v.patch
│ │ │ ├── one_gig_eth_pcs_pma_support.v.patch
│ │ │ └── one_gig_eth_pcs_pma.xci
│ │ ├── pcie_clk_gen
│ │ │ ├── Makefile.inc
│ │ │ └── pcie_clk_gen.xci
│ │ ├── radio_clk_gen
│ │ │ ├── Makefile.inc
│ │ │ ├── radio_clk_gen.xci
│ │ │ └── radio_clk_gen.xdc.patch
│ │ ├── ten_gig_eth_pcs_pma
│ │ │ ├── Makefile.inc
│ │ │ ├── ten_gige_phy_clk_gen.v
│ │ │ ├── ten_gige_phy.v
│ │ │ ├── ten_gige_phy.xdc
│ │ │ └── ten_gig_eth_pcs_pma.xci
│ │ └── upgrade_ip.sh
│ ├── Makefile
│ ├── Makefile.x300.inc
│ ├── setupenv.sh
│ ├── sim
│ │ ├── bus_int_tb.v
│ │ ├── dram_fifo
│ │ │ ├── axis_dram_fifo_single.sv
│ │ │ ├── dram_fifo_tb.sv
│ │ │ └── Makefile
│ │ ├── dram_fifo_bist
│ │ │ ├── dram_fifo_bist_tb.sv
│ │ │ └── Makefile
│ │ ├── gen_ddrlvds_tb.build
│ │ ├── gen_ddrlvds_tb.v
│ │ ├── sim_dram_example_design
│ │ │ ├── bootram.mif
│ │ │ ├── files.prj
│ │ │ └── run_sim
│ │ ├── sim_vfifo_tester
│ │ │ ├── bootram.mif
│ │ │ ├── files.prj
│ │ │ └── run_sim
│ │ ├── x300_pcie_int
│ │ │ ├── Makefile
│ │ │ └── x300_pcie_int_tb.sv
│ │ └── x300_tb.v
│ ├── soft_ctrl.v
│ ├── timing.xdc
│ ├── x300_10ge_port0.xdc
│ ├── x300_10ge_port1.xdc
│ ├── x300_10ge.xdc
│ ├── x300_1ge.xdc
│ ├── x300_core.v
│ ├── x300_dram.xdc
│ ├── x300_pcie_int.v
│ ├── x300.v
│ ├── x300.xdc
│ ├── x300_zpu_config.vhd
│ └── x3x0_base.lvbitx
└── vita_chdr.txt
757 directories, 1227 files
由于上传限制，所以压缩包分为四卷。只有第一份需要积分，该FPGA由ISE编译生成，可以直接使用ISE打开。编译方法及其他三份下载地址为：http://blog.csdn.net/cracked_hitter/article/details/53875401
【实例截图】
【核心代码】
4744302543334854054.rar
└── fpga-src
├── docs
│ ├── usrp2
│ └── usrp3
│ └── sim
├── usrp1
│ ├── common
│ ├── inband_lib
│ ├── megacells
│ ├── models
│ ├── rbf
│ │ ├── rev2
│ │ └── rev4
│ ├── sdr_lib
│ │ └── hb
│ │ └── hbd_tb
│ ├── tb
│ └── toplevel
│ ├── include
│ ├── mrfm
│ ├── sizetest
│ ├── usrp_inband_usb
│ ├── usrp_multi
│ └── usrp_std
├── usrp2
│ ├── boot_cpld
│ │ ├── boot_cpld_xdb
│ │ │ └── tmp
│ │ │ └── ise
│ │ │ ├── __OBJSTORE__
│ │ │ │ ├── common
│ │ │ │ │ └── HierarchicalDesign
│ │ │ │ ├── HierarchicalDesign
│ │ │ │ ├── PnAutoRun
│ │ │ │ │ └── Scripts
│ │ │ │ ├── ProjectNavigator
│ │ │ │ │ └── dpm_project_main
│ │ │ │ ├── ProjectNavigatorGui
│ │ │ │ ├── _ProjRepoInternal_
│ │ │ │ └── SrcCtrl
│ │ │ │ └── SavedOptions
│ │ │ └── __REGISTRY__
│ │ │ ├── bitgen
│ │ │ ├── common
│ │ │ ├── cpldfit
│ │ │ ├── dumpngdio
│ │ │ ├── fuse
│ │ │ ├── HierarchicalDesign
│ │ │ │ └── HDProject
│ │ │ ├── hprep6
│ │ │ ├── idem
│ │ │ ├── map
│ │ │ ├── netgen
│ │ │ ├── ngc2edif
│ │ │ ├── ngcbuild
│ │ │ ├── ngdbuild
│ │ │ ├── par
│ │ │ ├── ProjectNavigator
│ │ │ │ ├── NORMAL
│ │ │ │ └── STATUS-ALL
│ │ │ ├── ProjectNavigatorGui
│ │ │ ├── _ProjRepoInternal_
│ │ │ ├── runner
│ │ │ ├── SrcCtrl
│ │ │ ├── taengine
│ │ │ ├── trce
│ │ │ ├── tsim
│ │ │ ├── vhpcomp
│ │ │ ├── vlogcomp
│ │ │ ├── XSLTProcess
│ │ │ └── xst
│ │ ├── iseconfig
│ │ ├── _xmsgs
│ │ └── xst
│ │ ├── dump.xst
│ │ │ └── boot_cpld.prj
│ │ │ └── ngx
│ │ │ ├── notopt
│ │ │ └── opt
│ │ ├── projnav.tmp
│ │ └── work
│ │ └── vlg46
│ ├── control_lib
│ ├── coregen
│ │ ├── iseconfig
│ │ ├── pll_100_40_75
│ │ │ ├── doc
│ │ │ ├── example_design
│ │ │ ├── implement
│ │ │ └── simulation
│ │ │ ├── functional
│ │ │ └── timing
│ │ └── _xmsgs
│ ├── custom
│ ├── extramfifo
│ ├── fifo
│ ├── gpif
│ ├── gpmc
│ ├── models
│ │ └── CY7C1356C
│ ├── opencores
│ │ ├── 8b10b
│ │ ├── aemb
│ │ │ ├── doc
│ │ │ ├── rtl
│ │ │ │ └── verilog
│ │ │ ├── sim
│ │ │ │ └── verilog
│ │ │ └── sw
│ │ │ └── c
│ │ ├── i2c
│ │ │ ├── bench
│ │ │ │ └── verilog
│ │ │ ├── doc
│ │ │ │ └── src
│ │ │ ├── rtl
│ │ │ │ ├── verilog
│ │ │ │ └── vhdl
│ │ │ ├── sim
│ │ │ │ └── i2c_verilog
│ │ │ │ └── run
│ │ │ └── software
│ │ │ └── include
│ │ ├── simple_gpio
│ │ │ └── rtl
│ │ ├── simple_pic
│ │ │ └── rtl
│ │ ├── spi
│ │ │ ├── bench
│ │ │ │ └── verilog
│ │ │ ├── doc
│ │ │ │ └── src
│ │ │ ├── rtl
│ │ │ │ └── verilog
│ │ │ └── sim
│ │ │ └── rtl_sim
│ │ │ └── run
│ │ ├── spi_boot
│ │ │ ├── bench
│ │ │ │ └── vhdl
│ │ │ ├── doc
│ │ │ │ └── src
│ │ │ ├── rtl
│ │ │ │ └── vhdl
│ │ │ │ └── sample
│ │ │ ├── sim
│ │ │ │ └── rtl_sim
│ │ │ └── sw
│ │ │ └── misc
│ │ ├── wb_zbt
│ │ └── zpu
│ │ ├── core
│ │ └── wishbone
│ ├── sdr_lib
│ │ └── hb
│ │ └── hbd_tb
│ ├── serdes
│ ├── simple_gemac
│ │ └── miim
│ ├── testbench
│ ├── timing
│ ├── top
│ │ ├── B100
│ │ ├── E1x0
│ │ ├── N2x0
│ │ │ ├── build-N200R3
│ │ │ │ ├── iseconfig
│ │ │ │ ├── _ngo
│ │ │ │ ├── planAhead_run_1
│ │ │ │ │ └── u2plus.data
│ │ │ │ │ ├── constrs_1
│ │ │ │ │ ├── sim_1
│ │ │ │ │ ├── sources_1
│ │ │ │ │ └── wt
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ ├── _xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── sub00
│ │ │ │ ├── vlg02
│ │ │ │ ├── vlg04
│ │ │ │ ├── vlg06
│ │ │ │ ├── vlg07
│ │ │ │ ├── vlg0A
│ │ │ │ ├── vlg0C
│ │ │ │ ├── vlg0D
│ │ │ │ ├── vlg0E
│ │ │ │ ├── vlg10
│ │ │ │ ├── vlg11
│ │ │ │ ├── vlg12
│ │ │ │ ├── vlg14
│ │ │ │ ├── vlg17
│ │ │ │ ├── vlg18
│ │ │ │ ├── vlg19
│ │ │ │ ├── vlg1B
│ │ │ │ ├── vlg1C
│ │ │ │ ├── vlg1D
│ │ │ │ ├── vlg1E
│ │ │ │ ├── vlg21
│ │ │ │ ├── vlg22
│ │ │ │ ├── vlg24
│ │ │ │ ├── vlg26
│ │ │ │ ├── vlg28
│ │ │ │ ├── vlg2B
│ │ │ │ ├── vlg2C
│ │ │ │ ├── vlg2E
│ │ │ │ ├── vlg2F
│ │ │ │ ├── vlg33
│ │ │ │ ├── vlg34
│ │ │ │ ├── vlg35
│ │ │ │ ├── vlg36
│ │ │ │ ├── vlg38
│ │ │ │ ├── vlg39
│ │ │ │ ├── vlg3A
│ │ │ │ ├── vlg3B
│ │ │ │ ├── vlg3C
│ │ │ │ ├── vlg3D
│ │ │ │ ├── vlg3E
│ │ │ │ ├── vlg3F
│ │ │ │ ├── vlg40
│ │ │ │ ├── vlg41
│ │ │ │ ├── vlg42
│ │ │ │ ├── vlg43
│ │ │ │ ├── vlg44
│ │ │ │ ├── vlg45
│ │ │ │ ├── vlg46
│ │ │ │ ├── vlg47
│ │ │ │ ├── vlg48
│ │ │ │ ├── vlg49
│ │ │ │ ├── vlg4A
│ │ │ │ ├── vlg4B
│ │ │ │ ├── vlg4C
│ │ │ │ ├── vlg4D
│ │ │ │ ├── vlg4E
│ │ │ │ ├── vlg54
│ │ │ │ ├── vlg55
│ │ │ │ ├── vlg56
│ │ │ │ ├── vlg58
│ │ │ │ ├── vlg59
│ │ │ │ ├── vlg5A
│ │ │ │ ├── vlg5C
│ │ │ │ ├── vlg5D
│ │ │ │ ├── vlg5E
│ │ │ │ ├── vlg5F
│ │ │ │ ├── vlg60
│ │ │ │ ├── vlg61
│ │ │ │ ├── vlg62
│ │ │ │ ├── vlg63
│ │ │ │ ├── vlg66
│ │ │ │ ├── vlg67
│ │ │ │ ├── vlg68
│ │ │ │ ├── vlg69
│ │ │ │ ├── vlg6A
│ │ │ │ ├── vlg6F
│ │ │ │ ├── vlg70
│ │ │ │ ├── vlg71
│ │ │ │ ├── vlg72
│ │ │ │ ├── vlg73
│ │ │ │ ├── vlg76
│ │ │ │ ├── vlg77
│ │ │ │ ├── vlg78
│ │ │ │ ├── vlg79
│ │ │ │ ├── vlg7B
│ │ │ │ ├── vlg7C
│ │ │ │ └── vlg7F
│ │ │ ├── build-N200R4
│ │ │ │ ├── _ngo
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ ├── _xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── sub00
│ │ │ │ ├── vlg02
│ │ │ │ ├── vlg04
│ │ │ │ ├── vlg06
│ │ │ │ ├── vlg07
│ │ │ │ ├── vlg0A
│ │ │ │ ├── vlg0C
│ │ │ │ ├── vlg0D
│ │ │ │ ├── vlg0E
│ │ │ │ ├── vlg10
│ │ │ │ ├── vlg11
│ │ │ │ ├── vlg12
│ │ │ │ ├── vlg14
│ │ │ │ ├── vlg16
│ │ │ │ ├── vlg17
│ │ │ │ ├── vlg18
│ │ │ │ ├── vlg19
│ │ │ │ ├── vlg1B
│ │ │ │ ├── vlg1C
│ │ │ │ ├── vlg1D
│ │ │ │ ├── vlg1E
│ │ │ │ ├── vlg21
│ │ │ │ ├── vlg22
│ │ │ │ ├── vlg24
│ │ │ │ ├── vlg26
│ │ │ │ ├── vlg28
│ │ │ │ ├── vlg2B
│ │ │ │ ├── vlg2C
│ │ │ │ ├── vlg2E
│ │ │ │ ├── vlg2F
│ │ │ │ ├── vlg33
│ │ │ │ ├── vlg34
│ │ │ │ ├── vlg35
│ │ │ │ ├── vlg36
│ │ │ │ ├── vlg38
│ │ │ │ ├── vlg39
│ │ │ │ ├── vlg3A
│ │ │ │ ├── vlg3B
│ │ │ │ ├── vlg3C
│ │ │ │ ├── vlg3D
│ │ │ │ ├── vlg3E
│ │ │ │ ├── vlg3F
│ │ │ │ ├── vlg40
│ │ │ │ ├── vlg41
│ │ │ │ ├── vlg42
│ │ │ │ ├── vlg43
│ │ │ │ ├── vlg44
│ │ │ │ ├── vlg45
│ │ │ │ ├── vlg46
│ │ │ │ ├── vlg47
│ │ │ │ ├── vlg48
│ │ │ │ ├── vlg49
│ │ │ │ ├── vlg4A
│ │ │ │ ├── vlg4B
│ │ │ │ ├── vlg4C
│ │ │ │ ├── vlg4D
│ │ │ │ ├── vlg4E
│ │ │ │ ├── vlg54
│ │ │ │ ├── vlg55
│ │ │ │ ├── vlg56
│ │ │ │ ├── vlg58
│ │ │ │ ├── vlg59
│ │ │ │ ├── vlg5A
│ │ │ │ ├── vlg5C
│ │ │ │ ├── vlg5D
│ │ │ │ ├── vlg5E
│ │ │ │ ├── vlg5F
│ │ │ │ ├── vlg60
│ │ │ │ ├── vlg61
│ │ │ │ ├── vlg62
│ │ │ │ ├── vlg63
│ │ │ │ ├── vlg66
│ │ │ │ ├── vlg67
│ │ │ │ ├── vlg68
│ │ │ │ ├── vlg69
│ │ │ │ ├── vlg6A
│ │ │ │ ├── vlg6F
│ │ │ │ ├── vlg70
│ │ │ │ ├── vlg71
│ │ │ │ ├── vlg72
│ │ │ │ ├── vlg73
│ │ │ │ ├── vlg76
│ │ │ │ ├── vlg77
│ │ │ │ ├── vlg78
│ │ │ │ ├── vlg79
│ │ │ │ ├── vlg7B
│ │ │ │ ├── vlg7C
│ │ │ │ └── vlg7F
│ │ │ ├── build-N210R3
│ │ │ │ ├── _ngo
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ ├── _xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── sub00
│ │ │ │ ├── vlg02
│ │ │ │ ├── vlg04
│ │ │ │ ├── vlg06
│ │ │ │ ├── vlg07
│ │ │ │ ├── vlg0A
│ │ │ │ ├── vlg0C
│ │ │ │ ├── vlg0D
│ │ │ │ ├── vlg0E
│ │ │ │ ├── vlg10
│ │ │ │ ├── vlg11
│ │ │ │ ├── vlg12
│ │ │ │ ├── vlg14
│ │ │ │ ├── vlg17
│ │ │ │ ├── vlg18
│ │ │ │ ├── vlg19
│ │ │ │ ├── vlg1B
│ │ │ │ ├── vlg1C
│ │ │ │ ├── vlg1D
│ │ │ │ ├── vlg1E
│ │ │ │ ├── vlg21
│ │ │ │ ├── vlg22
│ │ │ │ ├── vlg24
│ │ │ │ ├── vlg26
│ │ │ │ ├── vlg28
│ │ │ │ ├── vlg2B
│ │ │ │ ├── vlg2C
│ │ │ │ ├── vlg2E
│ │ │ │ ├── vlg2F
│ │ │ │ ├── vlg33
│ │ │ │ ├── vlg34
│ │ │ │ ├── vlg35
│ │ │ │ ├── vlg36
│ │ │ │ ├── vlg38
│ │ │ │ ├── vlg39
│ │ │ │ ├── vlg3A
│ │ │ │ ├── vlg3B
│ │ │ │ ├── vlg3C
│ │ │ │ ├── vlg3D
│ │ │ │ ├── vlg3E
│ │ │ │ ├── vlg3F
│ │ │ │ ├── vlg40
│ │ │ │ ├── vlg41
│ │ │ │ ├── vlg42
│ │ │ │ ├── vlg43
│ │ │ │ ├── vlg44
│ │ │ │ ├── vlg45
│ │ │ │ ├── vlg46
│ │ │ │ ├── vlg47
│ │ │ │ ├── vlg48
│ │ │ │ ├── vlg49
│ │ │ │ ├── vlg4A
│ │ │ │ ├── vlg4B
│ │ │ │ ├── vlg4C
│ │ │ │ ├── vlg4D
│ │ │ │ ├── vlg4E
│ │ │ │ ├── vlg54
│ │ │ │ ├── vlg55
│ │ │ │ ├── vlg56
│ │ │ │ ├── vlg58
│ │ │ │ ├── vlg59
│ │ │ │ ├── vlg5A
│ │ │ │ ├── vlg5C
│ │ │ │ ├── vlg5D
│ │ │ │ ├── vlg5E
│ │ │ │ ├── vlg5F
│ │ │ │ ├── vlg60
│ │ │ │ ├── vlg61
│ │ │ │ ├── vlg62
│ │ │ │ ├── vlg63
│ │ │ │ ├── vlg66
│ │ │ │ ├── vlg67
│ │ │ │ ├── vlg68
│ │ │ │ ├── vlg69
│ │ │ │ ├── vlg6A
│ │ │ │ ├── vlg6F
│ │ │ │ ├── vlg70
│ │ │ │ ├── vlg71
│ │ │ │ ├── vlg72
│ │ │ │ ├── vlg73
│ │ │ │ ├── vlg76
│ │ │ │ ├── vlg77
│ │ │ │ ├── vlg78
│ │ │ │ ├── vlg79
│ │ │ │ ├── vlg7B
│ │ │ │ ├── vlg7C
│ │ │ │ └── vlg7F
│ │ │ ├── build-N210R4
│ │ │ │ ├── iseconfig
│ │ │ │ ├── _ngo
│ │ │ │ │ └── netlist.lst
│ │ │ │ ├── planAhead_run_1
│ │ │ │ ├── planAhead_run_2
│ │ │ │ │ └── u2plus.data
│ │ │ │ │ ├── constrs_1
│ │ │ │ │ ├── sim_1
│ │ │ │ │ ├── sources_1
│ │ │ │ │ └── wt
│ │ │ │ ├── planAhead_run_3
│ │ │ │ │ └── u2plus.data
│ │ │ │ │ ├── constrs_1
│ │ │ │ │ ├── sim_1
│ │ │ │ │ ├── sources_1
│ │ │ │ │ └── wt
│ │ │ │ ├── u2plus_map.psr
│ │ │ │ ├── u2plus_map.xrpt
│ │ │ │ ├── u2plus_ngdbuild.xrpt
│ │ │ │ ├── u2plus_pad.csv
│ │ │ │ ├── u2plus_pad.txt
│ │ │ │ ├── u2plus_par.xrpt
│ │ │ │ ├── u2plus_summary.html
│ │ │ │ ├── u2plus_summary.xml
│ │ │ │ ├── u2plus_usage.xml
│ │ │ │ ├── u2plus_xst.xrpt
│ │ │ │ ├── webtalk_pn.xml
│ │ │ │ ├── xlnx_auto_0_xdb
│ │ │ │ │ └── cst.xbcd
│ │ │ │ ├── _xmsgs
│ │ │ │ │ ├── map.xmsgs
│ │ │ │ │ ├── ngdbuild.xmsgs
│ │ │ │ │ ├── par.xmsgs
│ │ │ │ │ ├── pn_parser.xmsgs
│ │ │ │ │ ├── trce.xmsgs
│ │ │ │ │ └── xst.xmsgs
│ │ │ │ └── xst
│ │ │ │ ├── dump.xst
│ │ │ │ │ └── u2plus.prj
│ │ │ │ │ └── ngx
│ │ │ │ │ ├── notopt
│ │ │ │ │ └── opt
│ │ │ │ ├── file graph
│ │ │ │ ├── projnav.tmp
│ │ │ │ └── work
│ │ │ │ ├── hdllib.ref
│ │ │ │ ├── hdpdeps.ref
│ │ │ │ ├── sub00
│ │ │ │ │ ├── vhpl00.vho
│ │ │ │ │ ├── vhpl01.vho
│ │ │ │ │ ├── vhpl02.vho
│ │ │ │ │ ├── vhpl03.vho
│ │ │ │ │ ├── vhpl04.vho
│ │ │ │ │ ├── vhpl05.vho
│ │ │ │ │ ├── vhpl06.vho
│ │ │ │ │ ├── vhpl07.vho
│ │ │ │ │ ├── vhpl08.vho
│ │ │ │ │ ├── vhpl09.vho
│ │ │ │ │ ├── vhpl10.vho
│ │ │ │ │ └── vhpl11.vho
│ │ │ │ ├── vlg02
│ │ │ │ │ └── packet__dispatcher36__x4.bin
│ │ │ │ ├── vlg04
│ │ │ │ │ ├── bootram.bin
│ │ │ │ │ ├── spi__clgen.bin
│ │ │ │ │ └── vita__tx__engine__glue.bin
│ │ │ │ ├── vlg06
│ │ │ │ │ ├── pipestage.bin
│ │ │ │ │ └── ram__2port.bin
│ │ │ │ ├── vlg07
│ │ │ │ │ └── i2c__master__bit__ctrl.bin
│ │ │ │ ├── vlg0A
│ │ │ │ │ ├── duc__chain.bin
│ │ │ │ │ └── fifo36__mux.bin
│ │ │ │ ├── vlg0C
│ │ │ │ │ ├── cic__interp.bin
│ │ │ │ │ └── shortfifo.bin
│ │ │ │ ├── vlg0D
│ │ │ │ │ ├── ddc__chain.bin
│ │ │ │ │ └── system__control.bin
│ │ │ │ ├── vlg0E
│ │ │ │ │ ├── bin2gray.bin
│ │ │ │ │ └── ll8__to__txmac.bin
│ │ │ │ ├── vlg10
│ │ │ │ │ └── double__buffer.bin
│ │ │ │ ├── vlg11
│ │ │ │ │ └── nobl__if.bin
│ │ │ │ ├── vlg12
│ │ │ │ │ └── dbsm.bin
│ │ │ │ ├── vlg14
│ │ │ │ │ ├── crossbar36.bin
│ │ │ │ │ ├── dsp__rx__glue.bin
│ │ │ │ │ └── fifo19__to__fifo36.bin
│ │ │ │ ├── vlg16
│ │ │ │ │ └── capture__ddrlvds.bin
│ │ │ │ ├── vlg17
│ │ │ │ │ ├── cordic__z24.bin
│ │ │ │ │ ├── fifo__short.bin
│ │ │ │ │ ├── time__receiver.bin
│ │ │ │ │ └── valve36.bin
│ │ │ │ ├── vlg18
│ │ │ │ │ └── add__routing__header.bin
│ │ │ │ ├── vlg19
│ │ │ │ │ └── time__compare.bin
│ │ │ │ ├── vlg1B
│ │ │ │ │ ├── s3a__icap__wb.bin
│ │ │ │ │ └── u2plus__core.bin
│ │ │ │ ├── vlg1C
│ │ │ │ │ └── refill__randomizer.bin
│ │ │ │ ├── vlg1D
│ │ │ │ │ ├── fifo__2clock.bin
│ │ │ │ │ └── small__hb__dec.bin
│ │ │ │ ├── vlg1E
│ │ │ │ │ └── buffer__int2.bin
│ │ │ │ ├── vlg21
│ │ │ │ │ └── round__reg.bin
│ │ │ │ ├── vlg22
│ │ │ │ │ ├── delay__line.bin
│ │ │ │ │ └── eth__clockgen.bin
│ │ │ │ ├── vlg24
│ │ │ │ │ └── fifo__xlnx__16x19__2clk.bin
│ │ │ │ ├── vlg26
│ │ │ │ │ └── dsp__tx__glue.bin
│ │ │ │ ├── vlg28
│ │ │ │ │ ├── decode__8b10b.bin
│ │ │ │ │ └── packet__router.bin
│ │ │ │ ├── vlg2B
│ │ │ │ │ ├── fifo__cascade.bin
│ │ │ │ │ └── vita__tx__control.bin
│ │ │ │ ├── vlg2C
│ │ │ │ │ └── fifo__2clock__cascade.bin
│ │ │ │ ├── vlg2E
│ │ │ │ │ └── trigger__context__pkt.bin
│ │ │ │ ├── vlg2F
│ │ │ │ │ ├── cordic__stage.bin
│ │ │ │ │ ├── serdes__fc__rx.bin
│ │ │ │ │ └── tx__frontend.bin
│ │ │ │ ├── vlg33
│ │ │ │ │ ├── address__filter__promisc.bin
│ │ │ │ │ └── simple__gemac__rx.bin
│ │ │ │ ├── vlg34
│ │ │ │ │ └── settings__fifo__ctrl.bin
│ │ │ │ ├── vlg35
│ │ │ │ │ ├── cic__int__shifter.bin
│ │ │ │ │ └── flow__ctrl__rx.bin
│ │ │ │ ├── vlg36
│ │ │ │ │ ├── quad__uart.bin
│ │ │ │ │ └── simple__gemac__wb.bin
│ │ │ │ ├── vlg38
│ │ │ │ │ └── cic__decim.bin
│ │ │ │ ├── vlg39
│ │ │ │ │ └── serdes__fc__tx.bin
│ │ │ │ ├── vlg3A
│ │ │ │ │ └── eth__outputcontrol.bin
│ │ │ │ ├── vlg3B
│ │ │ │ │ ├── address__filter.bin
│ │ │ │ │ ├── fifo__long.bin
│ │ │ │ │ └── time__64bit.bin
│ │ │ │ ├── vlg3C
│ │ │ │ │ └── add2__reg.bin
│ │ │ │ ├── vlg3D
│ │ │ │ │ ├── rx__frontend.bin
│ │ │ │ │ └── simple__gemac__tx.bin
│ │ │ │ ├── vlg3E
│ │ │ │ │ └── serdes.bin
│ │ │ │ ├── vlg3F
│ │ │ │ │ ├── flow__ctrl__tx.bin
│ │ │ │ │ ├── rx__dcoffset.bin
│ │ │ │ │ └── serdes__rx.bin
│ │ │ │ ├── vlg40
│ │ │ │ │ ├── add__onescomp.bin
│ │ │ │ │ └── eth__miim.bin
│ │ │ │ ├── vlg41
│ │ │ │ │ └── fifo__xlnx__512x36__2clk__prog__full.bin
│ │ │ │ ├── vlg42
│ │ │ │ │ ├── dspengine__16to8.bin
│ │ │ │ │ └── simple__gemac.bin
│ │ │ │ ├── vlg43
│ │ │ │ │ └── u2plus.bin
│ │ │ │ ├── vlg44
│ │ │ │ │ ├── fifo__xlnx__512x36__2clk__18to36.bin
│ │ │ │ │ └── fifo__xlnx__512x36__2clk__36to18.bin
│ │ │ │ ├── vlg45
│ │ │ │ │ └── clip__reg.bin
│ │ │ │ ├── vlg46
│ │ │ │ │ └── encode__8b10b.bin
│ │ │ │ ├── vlg47
│ │ │ │ │ └── add2.bin
│ │ │ │ ├── vlg48
│ │ │ │ │ └── crc.bin
│ │ │ │ ├── vlg49
│ │ │ │ │ ├── ram__harvard2.bin
│ │ │ │ │ ├── serdes__tx.bin
│ │ │ │ │ ├── vita__tx__chain.bin
│ │ │ │ │ └── wb__1master.bin
│ │ │ │ ├── vlg4A
│ │ │ │ │ └── wb__reg.bin
│ │ │ │ ├── vlg4B
│ │ │ │ │ └── acc.bin
│ │ │ │ ├── vlg4C
│ │ │ │ │ └── add2__and__round.bin
│ │ │ │ ├── vlg4D
│ │ │ │ │ └── hb__dec.bin
│ │ │ │ ├── vlg4E
│ │ │ │ │ └── fifo__xlnx__64x36__2clk.bin
│ │ │ │ ├── vlg54
│ │ │ │ │ └── eth__shiftreg.bin
│ │ │ │ ├── vlg55
│ │ │ │ │ ├── add2__and__clip__reg.bin
│ │ │ │ │ └── _c_r_c16___d16.bin
│ │ │ │ ├── vlg56
│ │ │ │ │ └── settings__bus.bin
│ │ │ │ ├── vlg58
│ │ │ │ │ └── small__hb__int.bin
│ │ │ │ ├── vlg59
│ │ │ │ │ └── gpio__atr.bin
│ │ │ │ ├── vlg5A
│ │ │ │ │ ├── cic__dec__shifter.bin
│ │ │ │ │ ├── ethtx__realign.bin
│ │ │ │ │ ├── fifo36__to__ll8.bin
│ │ │ │ │ ├── simple__gemac__wrapper.bin
│ │ │ │ │ └── vita__rx__engine__glue.bin
│ │ │ │ ├── vlg5C
│ │ │ │ │ ├── i2c__master__byte__ctrl.bin
│ │ │ │ │ └── splitter36.bin
│ │ │ │ ├── vlg5D
│ │ │ │ │ ├── fifo__xlnx__32x36__2clk.bin
│ │ │ │ │ ├── spi__shift.bin
│ │ │ │ │ └── vita__rx__framer.bin
│ │ │ │ ├── vlg5E
│ │ │ │ │ ├── medfifo.bin
│ │ │ │ │ └── wb__readback__mux.bin
│ │ │ │ ├── vlg5F
│ │ │ │ │ └── setting__reg.bin
│ │ │ │ ├── vlg60
│ │ │ │ │ ├── clip.bin
│ │ │ │ │ ├── fifo__xlnx__512x36__2clk.bin
│ │ │ │ │ └── pic.bin
│ │ │ │ ├── vlg61
│ │ │ │ │ ├── srl.bin
│ │ │ │ │ └── vita__rx__control.bin
│ │ │ │ ├── vlg62
│ │ │ │ │ └── fifo__xlnx__16x40__2clk.bin
│ │ │ │ ├── vlg63
│ │ │ │ │ └── settings__bus__crossclock.bin
│ │ │ │ ├── vlg66
│ │ │ │ │ ├── simple__uart__rx.bin
│ │ │ │ │ └── spi__top.bin
│ │ │ │ ├── vlg67
│ │ │ │ │ ├── i2c__master__top.bin
│ │ │ │ │ └── ll8__shortfifo.bin
│ │ │ │ ├── vlg68
│ │ │ │ │ ├── ext__fifo.bin
│ │ │ │ │ ├── rxmac__to__ll8.bin
│ │ │ │ │ └── sign__extend.bin
│ │ │ │ ├── vlg69
│ │ │ │ │ └── fifo19__rxrealign.bin
│ │ │ │ ├── vlg6A
│ │ │ │ │ ├── dspengine__8to16.bin
│ │ │ │ │ └── nobl__fifo.bin
│ │ │ │ ├── vlg6F
│ │ │ │ │ ├── hb__interp.bin
│ │ │ │ │ ├── time__sender.bin
│ │ │ │ │ └── vita__rx__chain.bin
│ │ │ │ ├── vlg70
│ │ │ │ │ ├── add2__and__clip.bin
│ │ │ │ │ ├── simple__uart__tx.bin
│ │ │ │ │ └── vita__tx__deframer.bin
│ │ │ │ ├── vlg71
│ │ │ │ │ ├── add2__and__round__reg.bin
│ │ │ │ │ └── fifo__xlnx__2_kx36__2clk.bin
│ │ │ │ ├── vlg72
│ │ │ │ │ └── buff__sm.bin
│ │ │ │ ├── vlg73
│ │ │ │ │ └── ll8__to__fifo19.bin
│ │ │ │ ├── vlg76
│ │ │ │ │ └── round__sd.bin
│ │ │ │ ├── vlg77
│ │ │ │ │ ├── pipectrl.bin
│ │ │ │ │ ├── reset__sync.bin
│ │ │ │ │ └── user__settings.bin
│ │ │ │ ├── vlg78
│ │ │ │ │ └── gen__context__pkt.bin
│ │ │ │ ├── vlg79
│ │ │ │ │ ├── prot__eng__tx.bin
│ │ │ │ │ └── simple__spi__core.bin
│ │ │ │ ├── vlg7B
│ │ │ │ │ └── oneshot__2clk.bin
│ │ │ │ ├── vlg7C
│ │ │ │ │ └── round.bin
│ │ │ │ └── vlg7F
│ │ │ │ ├── cic__strober.bin
│ │ │ │ └── priority__enc.bin
│ │ │ ├── capture_ddrlvds.v
│ │ │ ├── Makefile
│ │ │ ├── Makefile.N200R3
│ │ │ ├── Makefile.N200R4
│ │ │ ├── Makefile.N210R3
│ │ │ ├── Makefile.N210R4
│ │ │ ├── u2plus_core.v
│ │ │ ├── u2plus.ucf
│ │ │ └── u2plus.v
│ │ ├── python
│ │ │ ├── check_inout.py
│ │ │ └── check_timing.py
│ │ ├── tcl
│ │ │ └── ise_helper.tcl
│ │ └── USRP2
│ │ ├── Makefile
│ │ ├── u2_core.v
│ │ ├── u2_rev3.ucf
│ │ └── u2_rev3.v
│ ├── udp
│ │ ├── add_onescomp.v
│ │ ├── fifo19_rxrealign.v
│ │ ├── Makefile.srcs
│ │ ├── prot_eng_rx.v
│ │ ├── prot_eng_tx_tb.v
│ │ ├── prot_eng_tx.v
│ │ └── udp_wrapper.v
│ └── vrt
│ ├── gen_context_pkt.v
│ ├── Makefile.srcs
│ ├── trigger_context_pkt.v
│ ├── vita_packet_demux36.v
│ ├── vita_pkt_gen.v
│ ├── vita_rx.build
│ ├── vita_rx_chain.v
│ ├── vita_rx_control.v
│ ├── vita_rx_engine_glue.v
│ ├── vita_rx_framer.v
│ ├── vita_rx_tb.v
│ ├── vita_tx.build
│ ├── vita_tx_chain.v
│ ├── vita_tx_control.v
│ ├── vita_tx_deframer.v
│ ├── vita_tx_engine_glue.v
│ └── vita_tx_tb.v
└── usrp3
├── lib
│ ├── axi
│ │ ├── axi_chdr_header_trigger.v
│ │ ├── axi_chdr_test_pattern.v
│ │ ├── axi_defs.v
│ │ ├── axi_dma_master.v
│ │ ├── axi_dram_fifo.v
│ │ ├── axi_embed_tlast.v
│ │ ├── axi_extract_tlast.v
│ │ ├── axi_fast_extract_tlast.v
│ │ ├── axi_fast_fifo.v
│ │ ├── axi_lite_slave.v
│ │ └── Makefile.srcs
│ ├── control
│ │ ├── arb_qualify_master.v
│ │ ├── axi_crossbar_tb.v
│ │ ├── axi_crossbar.v
│ │ ├── axi_fifo_header.v
│ │ ├── axi_forwarding_cam.v
│ │ ├── axi_slave_mux.v
│ │ ├── axi_test_vfifo.v
│ │ ├── binary_encoder.v
│ │ ├── cvita_uart.v
│ │ ├── dram_2port.v
│ │ ├── filter_bad_sid.v
│ │ ├── gpio_atr.v
│ │ ├── Makefile.srcs
│ │ ├── por_gen.v
│ │ ├── radio_ctrl_proc_tb.v
│ │ ├── radio_ctrl_proc.v
│ │ ├── ram_2port.v
│ │ ├── reset_sync.v
│ │ ├── serial_to_settings_tb.v
│ │ ├── serial_to_settings.v
│ │ ├── setting_reg.v
│ │ ├── settings_bus_crossclock.v
│ │ ├── simple_i2c_core.v
│ │ ├── simple_spi_core.v
│ │ └── synchronizer.v
│ ├── coregen
│ ├── dsp
│ │ ├── acc.v
│ │ ├── add2_and_clip_reg.v
│ │ ├── add2_and_clip.v
│ │ ├── add2_and_round_reg.v
│ │ ├── add2_and_round.v
│ │ ├── add2_reg.v
│ │ ├── add2.v
│ │ ├── add_then_mac.v
│ │ ├── cic_decim.v
│ │ ├── cic_dec_shifter.v
│ │ ├── cic_interp.v
│ │ ├── cic_int_shifter.v
│ │ ├── cic_strober.v
│ │ ├── clip_reg.v
│ │ ├── clip.v
│ │ ├── cordic_stage.v
│ │ ├── cordic_z24.v
│ │ ├── ddc_chain.v
│ │ ├── ddc_chain_x300_tb.v
│ │ ├── ddc_chain_x300.v
│ │ ├── duc_chain.v
│ │ ├── hb47_int_tb.v
│ │ ├── hb47_int.v
│ │ ├── hb_dec.v
│ │ ├── hb_interp.v
│ │ ├── Makefile.srcs
│ │ ├── round_reg.v
│ │ ├── round_sd.v
│ │ ├── round.v
│ │ ├── rx_dcoffset.v
│ │ ├── rx_frontend_tb.v
│ │ ├── rx_frontend.v
│ │ ├── sign_extend.v
│ │ ├── small_hb_dec.v
│ │ ├── small_hb_int.v
│ │ ├── srl.v
│ │ └── tx_frontend.v
│ ├── fifo
│ │ ├── axi_demux4.v
│ │ ├── axi_demux8.v
│ │ ├── axi_fifo_2clk.v
│ │ ├── axi_fifo_32_64_tb.v
│ │ ├── axi_fifo32_to_fifo64.v
│ │ ├── axi_fifo64_to_fifo32.v
│ │ ├── axi_fifo_flop.v
│ │ ├── axi_fifo_short.v
│ │ ├── axi_fifo_tb.v
│ │ ├── axi_fifo.v
│ │ ├── axi_filter_mux4.v
│ │ ├── axi_loopback.v
│ │ ├── axi_mux4.v
│ │ ├── axi_mux8.v
│ │ ├── axi_packet_gate_tb.v
│ │ ├── axi_packet_gate.v
│ │ ├── Makefile.srcs
│ │ ├── monitor_axi_fifo.v
│ │ └── shortfifo.v
│ ├── gpif2
│ │ ├── fifo64_to_gpif2.v
│ │ ├── gpif2_error_checker.v
│ │ ├── gpif2_slave_fifo32.v
│ │ ├── gpif2_to_fifo64.v
│ │ └── Makefile.srcs
│ ├── io_cap_gen
│ │ ├── cap_pattern_verifier.v
│ │ ├── catcap_ddr_cmos.v
│ │ ├── catcap_tb.build
│ │ ├── catcap_tb.v
│ │ ├── catcodec_ddr_cmos.v
│ │ ├── catgen_ddr_cmos.v
│ │ ├── catgen_tb.build
│ │ ├── catgen_tb.v
│ │ ├── Makefile.srcs
│ │ └── sim
│ │ └── cap_pattern_verifier
│ │ ├── cap_pattern_verifier_tb.sv
│ │ └── Makefile
│ ├── io_port2
│ │ ├── create-lvbitx.py
│ │ ├── data_swapper_64.v
│ │ ├── ioport2_msg_codec.v
│ │ ├── LvFpga_Chinch_Interface.ngc
│ │ ├── LvFpga_Chinch_Interface.v
│ │ ├── LvFpga_Chinch_Interface.vh
│ │ ├── Makefile.srcs
│ │ ├── pcie_axi_wb_conv.v
│ │ ├── pcie_basic_regs.v
│ │ ├── pcie_dma_ctrl_tb.v
│ │ ├── pcie_dma_ctrl.v
│ │ ├── pcie_iop2_msg_arbiter_tb.v
│ │ ├── pcie_iop2_msg_arbiter.v
│ │ ├── pcie_lossy_samp_gate.v
│ │ ├── pcie_pkt_route_specifier.v
│ │ ├── pcie_wb_reg_core_tb.v
│ │ └── pcie_wb_reg_core.v
│ ├── packet_proc
│ │ ├── axis_packet_debug.v
│ │ ├── chdr_eth_framer.v
│ │ ├── compressed_vita_to_vrlp.v
│ │ ├── cvita_chunker_tb.v
│ │ ├── cvita_chunker.v
│ │ ├── cvita_dechunker_tb.v
│ │ ├── cvita_dechunker.v
│ │ ├── cvita_dest_lookup.v
│ │ ├── cvita_insert_tlast_tb.v
│ │ ├── cvita_insert_tlast.v
│ │ ├── cvita_packet_debug.v
│ │ ├── eth_dispatch_tb.v
│ │ ├── eth_dispatch.v
│ │ ├── eth_interface.v
│ │ ├── ip_hdr_checksum_tb.v
│ │ ├── ip_hdr_checksum.v
│ │ ├── Makefile.srcs
│ │ ├── source_flow_control_tb.v
│ │ ├── source_flow_control.v
│ │ ├── vita_eth_framer.v
│ │ ├── vrlp_eth_framer.v
│ │ ├── vrlp_to_compressed_vita_tb.v
│ │ └── vrlp_to_compressed_vita.v
│ ├── radio
│ │ ├── Makefile.srcs
│ │ ├── radio_tb.v
│ │ └── radio.v
│ ├── sim
│ │ ├── axi_chdr_tb.v
│ │ ├── axi_crossbar
│ │ │ ├── run_iverilog
│ │ │ ├── run_sim
│ │ │ ├── sim_2x2
│ │ │ │ ├── default.wcfg
│ │ │ │ ├── run_isim
│ │ │ │ ├── run_iverilog
│ │ │ │ └── simulation_script.v
│ │ │ ├── sim_4x4
│ │ │ │ ├── default.wcfg
│ │ │ │ ├── run_isim
│ │ │ │ └── simulation_script.v
│ │ │ └── simulation_script.v
│ │ ├── axi_dram_fifo
│ │ │ ├── default.wcfg
│ │ │ ├── run_isim
│ │ │ ├── sim_sram_1
│ │ │ │ ├── default.wcfg
│ │ │ │ ├── run_isim
│ │ │ │ └── simulation_script.v
│ │ │ └── sim_sram_2
│ │ │ ├── Default.wcfg
│ │ │ ├── run_isim
│ │ │ └── simulation_script.v
│ │ ├── axi_fifo
│ │ │ └── run_sim
│ │ ├── axi_probe_tb.v
│ │ ├── ddc_chain_x300
│ │ │ └── dctest
│ │ │ ├── DDC.sav
│ │ │ ├── run_isim
│ │ │ └── simcmds.tcl
│ │ ├── duc_chain_x300
│ │ │ └── dctest
│ │ │ ├── run_isim
│ │ │ └── simcmds.tcl
│ │ ├── eth_dispatch
│ │ │ ├── default.wcfg
│ │ │ ├── run_sim
│ │ │ └── simulation_script.v
│ │ ├── source_flow_control
│ │ │ └── test_window
│ │ │ ├── default.wcfg
│ │ │ ├── run_isim
│ │ │ └── run_iverilog
│ │ └── tx
│ │ ├── test_seq_error_mid_burst_policy_next_burst
│ │ │ ├── run_isim
│ │ │ ├── run_iverilog
│ │ │ └── simulation_script.v
│ │ ├── test_seq_error_mid_burst_policy_next_packet
│ │ │ ├── run_isim
│ │ │ ├── run_iverilog
│ │ │ └── simulation_script.v
│ │ ├── test_seq_error_policy_next_burst
│ │ │ ├── run_isim
│ │ │ ├── run_iverilog
│ │ │ └── simulation_script.v
│ │ └── test_seq_error_policy_next_packet
│ │ ├── run_isim
│ │ ├── run_iverilog
│ │ └── simulation_script.v
│ ├── simple_gemac
│ │ ├── address_filter_promisc.v
│ │ ├── address_filter.v
│ │ ├── axi64_to_ll8.v
│ │ ├── crc.v
│ │ ├── delay_line.v
│ │ ├── eth_tasks.v
│ │ ├── flow_ctrl_rx.v
│ │ ├── flow_ctrl_tx.v
│ │ ├── ll8_to_axi64_tb.v
│ │ ├── ll8_to_axi64.v
│ │ ├── ll8_to_txmac.v
│ │ ├── Makefile.srcs
│ │ ├── mdio.v
│ │ ├── rxmac_to_ll8.v
│ │ ├── simple_gemac_rx.v
│ │ ├── simple_gemac_tb.v
│ │ ├── simple_gemac_tx.v
│ │ ├── simple_gemac.v
│ │ ├── simple_gemac_wrapper.build
│ │ ├── simple_gemac_wrapper_tb.v
│ │ ├── simple_gemac_wrapper.v
│ │ └── test_packet.mem
│ ├── timing
│ │ ├── Makefile.srcs
│ │ ├── pps.v
│ │ ├── time_compare.v
│ │ ├── timekeeper.v
│ │ └── time_transfer_tb.v
│ ├── vita
│ │ ├── binary_encoder.v
│ │ ├── build_12_to_16
│ │ ├── build_16_to_12
│ │ ├── build_16_to_8
│ │ ├── build_8_to_16
│ │ ├── chdr_12sc_to_16sc_tb.v
│ │ ├── chdr_12sc_to_16sc.v
│ │ ├── chdr_16sc_to_12sc_tb.v
│ │ ├── chdr_16sc_to_12sc.v
│ │ ├── chdr_16sc_to_32f_tb.v
│ │ ├── chdr_16sc_to_32f.v
│ │ ├── chdr_16sc_to_8sc_tb.v
│ │ ├── chdr_16sc_to_8sc.v
│ │ ├── chdr_16sc_to_xxxx_chain.v
│ │ ├── chdr_32f_to_16sc_tb.v
│ │ ├── chdr_32f_to_16sc.v
│ │ ├── chdr_8sc_to_16sc.hex
│ │ ├── chdr_8sc_to_16sc_tb.v
│ │ ├── chdr_8sc_to_16sc.v
│ │ ├── chdr_xxxx_to_16sc_chain.v
│ │ ├── context_packet_gen.v
│ │ ├── float_to_iq_tb.v
│ │ ├── float_to_iq.v
│ │ ├── from12_to_x.hex
│ │ ├── from16_to_x.hex
│ │ ├── from8_to_x.hex
│ │ ├── generate_bits.cpp
│ │ ├── iq_to_float_input.txt
│ │ ├── iq_to_float_output.txt
│ │ ├── iq_to_float_tb.v
│ │ ├── iq_to_float.v
│ │ ├── Makefile.srcs
│ │ ├── new_rx_control.v
│ │ ├── new_rx_framer.v
│ │ ├── new_rx_tb.v
│ │ ├── new_tx_control_tb.v
│ │ ├── new_tx_control.v
│ │ ├── new_tx_deframer.v
│ │ ├── new_tx_tb.v
│ │ ├── trigger_context_pkt.v
│ │ └── tx_responder.v
│ ├── wishbone
│ │ ├── axi_stream_to_wb.v
│ │ ├── i2c_master_bit_ctrl.v
│ │ ├── i2c_master_byte_ctrl.v
│ │ ├── i2c_master_defines.v
│ │ ├── i2c_master_top.v
│ │ ├── Makefile.srcs
│ │ ├── settings_bus.v
│ │ ├── settings_readback.v
│ │ ├── simple_uart_rx.v
│ │ ├── simple_uart_tb.v
│ │ ├── simple_uart_tx.v
│ │ ├── simple_uart.v
│ │ └── wb_1master.v
│ ├── xge
│ │ ├── doc
│ │ │ └── xge_mac_spec.pdf
│ │ ├── Makefile.srcs
│ │ ├── README.txt
│ │ ├── rtl
│ │ │ ├── include
│ │ │ │ ├── CRC32_D64.v
│ │ │ │ ├── CRC32_D8.v
│ │ │ │ ├── defines.v
│ │ │ │ ├── timescale.v
│ │ │ │ └── utils.v
│ │ │ └── verilog
│ │ │ ├── CRC32_D64.v
│ │ │ ├── CRC32_D8.v
│ │ │ ├── defines.v
│ │ │ ├── fault_sm.v
│ │ │ ├── generic_fifo_ctrl.v
│ │ │ ├── generic_fifo.v
│ │ │ ├── generic_mem_medium.v
│ │ │ ├── generic_mem_small.v
│ │ │ ├── generic_mem_xilinx_block.v
│ │ │ ├── meta_sync_single.v
│ │ │ ├── meta_sync.v
│ │ │ ├── rx_checker.v
│ │ │ ├── rx_data_fifo.v
│ │ │ ├── rx_dequeue.v
│ │ │ ├── rx_enqueue.v
│ │ │ ├── rx_hold_fifo.v
│ │ │ ├── sync_clk_core.v
│ │ │ ├── sync_clk_wb.v
│ │ │ ├── sync_clk_xgmii_tx.v
│ │ │ ├── timescale.v
│ │ │ ├── tx_checker.v
│ │ │ ├── tx_data_fifo.v
│ │ │ ├── tx_dequeue.v
│ │ │ ├── tx_enqueue.v
│ │ │ ├── tx_hold_fifo.v
│ │ │ ├── utils.v
│ │ │ ├── wishbone_if.v
│ │ │ └── xge_mac.v
│ │ ├── sim
│ │ │ └── verilog
│ │ │ └── xge_mac.prj
│ │ └── tbench
│ │ └── verilog
│ │ ├── packets_tx.txt
│ │ └── tb_xge_mac.v
│ ├── xge_interface
│ │ ├── axi64_to_xge64.v
│ │ ├── axi_count_packets_in_fifo.v
│ │ ├── Makefile.srcs
│ │ ├── xge64_to_axi64.v
│ │ ├── xge_handshake.v
│ │ └── xge_mac_wrapper.v
│ ├── zpu
│ │ ├── core
│ │ │ ├── zpu_config.vhd
│ │ │ ├── zpu_core.vhd
│ │ │ └── zpupkg.vhd
│ │ ├── Makefile.srcs
│ │ ├── wishbone
│ │ │ ├── wishbone_pkg.vhd
│ │ │ ├── zpu_system.vhd
│ │ │ └── zpu_wb_bridge.vhd
│ │ ├── zpu_top_pkg.vhd
│ │ └── zpu_wb_top.vhd
│ └── zynq_fifo
│ ├── Makefile.srcs
│ ├── zf_arbiter.v
│ ├── zf_host_to_stream.v
│ ├── zf_slave_readback.v
│ ├── zf_slave_settings.v
│ ├── zf_stream_to_host.v
│ └── zynq_fifo_top.v
├── sim
│ ├── axi
│ │ ├── Makefile.srcs
│ │ ├── sim_axi4_lib.sv
│ │ ├── sim_axis_lib.sv
│ │ └── sim_cvita_lib.sv
│ ├── axi_crossbar
│ │ ├── sim_5x5
│ │ │ ├── run_isim
│ │ │ └── simulation_script.v
│ │ └── sim_NxM
│ │ ├── run_isim
│ │ ├── simcmds.tcl
│ │ └── simulation_script.v
│ ├── control
│ │ ├── Makefile.srcs
│ │ └── sim_set_rb_lib.sv
│ ├── general
│ │ ├── Makefile.srcs
│ │ ├── sim_clks_rsts.vh
│ │ ├── sim_exec_report.vh
│ │ ├── sim_file_io.sv
│ │ └── sim_math.v
│ ├── hb47_int
│ │ └── dsp48a_vs_dsp48e
│ │ ├── run_isim
│ │ └── simcmds.tcl
│ ├── serial_to_settings
│ │ ├── serial_settings_tasks.v
│ │ └── sim_serial_to_settings_1
│ │ ├── default.wcfg
│ │ ├── run_isim
│ │ └── simulation_script.v
│ └── task_library.v
├── tools
│ ├── make
│ │ ├── viv_design_builder.mak
│ │ ├── viv_ip_builder.mak
│ │ ├── viv_preamble.mak
│ │ ├── viv_sim_preamble.mak
│ │ └── viv_simulator.mak
│ └── scripts
│ ├── git-hash.sh
│ ├── shared-ip-loc-manage.sh
│ ├── viv_check_timing.py
│ ├── viv_generate_ip.tcl
│ ├── viv_retarget_ip.py
│ ├── viv_sim_project.tcl
│ ├── viv_strategies.tcl
│ ├── viv_upgrade_ip.tcl
│ └── viv_utils.tcl
├── top
│ ├── b200
│ │ ├── b200_core.v
│ │ ├── b200_io.v
│ │ ├── b200.ucf
│ │ ├── b200.v
│ │ ├── check.sh
│ │ ├── core_compile
│ │ ├── coregen
│ │ │ ├── b200_chipscope_icon.asy
│ │ │ ├── b200_chipscope_icon.constraints
│ │ │ │ ├── b200_chipscope_icon.ucf
│ │ │ │ └── b200_chipscope_icon.xdc
│ │ │ ├── b200_chipscope_icon_flist.txt
│ │ │ ├── b200_chipscope_icon.ncf
│ │ │ ├── b200_chipscope_icon.ngc
│ │ │ ├── b200_chipscope_icon_readme.txt
│ │ │ ├── b200_chipscope_icon.ucf
│ │ │ ├── b200_chipscope_icon.v
│ │ │ ├── b200_chipscope_icon.veo
│ │ │ ├── b200_chipscope_icon.xco
│ │ │ ├── b200_chipscope_icon.xdc
│ │ │ ├── b200_chipscope_icon_xmdf.tcl
│ │ │ ├── b200_chipscope_ila.asy
│ │ │ ├── b200_chipscope_ila.cdc
│ │ │ ├── b200_chipscope_ila.constraints
│ │ │ │ ├── b200_chipscope_ila.ucf
│ │ │ │ └── b200_chipscope_ila.xdc
│ │ │ ├── b200_chipscope_ila_flist.txt
│ │ │ ├── b200_chipscope_ila.ncf
│ │ │ ├── b200_chipscope_ila.ngc
│ │ │ ├── b200_chipscope_ila_readme.txt
│ │ │ ├── b200_chipscope_ila.ucf
│ │ │ ├── b200_chipscope_ila.v
│ │ │ ├── b200_chipscope_ila.veo
│ │ │ ├── b200_chipscope_ila.xco
│ │ │ ├── b200_chipscope_ila.xdc
│ │ │ ├── b200_chipscope_ila_xmdf.tcl
│ │ │ ├── b200_clk_gen
│ │ │ │ ├── clk_wiz_v3_6_readme.txt
│ │ │ │ ├── doc
│ │ │ │ │ ├── clk_wiz_v3_6_readme.txt
│ │ │ │ │ ├── clk_wiz_v3_6_vinfo.html
│ │ │ │ │ └── pg065_clk_wiz.pdf
│ │ │ │ ├── example_design
│ │ │ │ │ ├── b200_clk_gen_exdes.ucf
│ │ │ │ │ ├── b200_clk_gen_exdes.v
│ │ │ │ │ └── b200_clk_gen_exdes.xdc
│ │ │ │ ├── implement
│ │ │ │ │ ├── implement.bat
│ │ │ │ │ ├── implement.sh
│ │ │ │ │ ├── planAhead_ise.bat
│ │ │ │ │ ├── planAhead_ise.sh
│ │ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ │ ├── planAhead_rdn.bat
│ │ │ │ │ ├── planAhead_rdn.sh
│ │ │ │ │ ├── planAhead_rdn.tcl
│ │ │ │ │ ├── xst.prj
│ │ │ │ │ └── xst.scr
│ │ │ │ └── simulation
│ │ │ │ ├── b200_clk_gen_tb.v
│ │ │ │ ├── functional
│ │ │ │ │ ├── simcmds.tcl
│ │ │ │ │ ├── simulate_isim.bat
│ │ │ │ │ ├── simulate_isim.sh
│ │ │ │ │ ├── simulate_mti.bat
│ │ │ │ │ ├── simulate_mti.do
│ │ │ │ │ ├── simulate_mti.sh
│ │ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ │ ├── simulate_vcs.sh
│ │ │ │ │ ├── ucli_commands.key
│ │ │ │ │ ├── vcs_session.tcl
│ │ │ │ │ ├── wave.do
│ │ │ │ │ └── wave.sv
│ │ │ │ └── timing
│ │ │ │ ├── b200_clk_gen_tb.v
│ │ │ │ ├── sdf_cmd_file
│ │ │ │ ├── simcmds.tcl
│ │ │ │ ├── simulate_isim.sh
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ └── wave.do
│ │ │ ├── b200_clk_gen.asy
│ │ │ ├── b200_clk_gen_flist.txt
│ │ │ ├── b200_clk_gen.ucf
│ │ │ ├── b200_clk_gen.v
│ │ │ ├── b200_clk_gen.veo
│ │ │ ├── b200_clk_gen.xco
│ │ │ ├── b200_clk_gen.xdc
│ │ │ ├── b200_clk_gen_xmdf.tcl
│ │ │ ├── chipscope_icon.asy
│ │ │ ├── chipscope_icon.constraints
│ │ │ │ ├── chipscope_icon.ucf
│ │ │ │ └── chipscope_icon.xdc
│ │ │ ├── chipscope_icon_flist.txt
│ │ │ ├── chipscope_icon.ncf
│ │ │ ├── chipscope_icon.ngc
│ │ │ ├── chipscope_icon_readme.txt
│ │ │ ├── chipscope_icon.ucf
│ │ │ ├── chipscope_icon.v
│ │ │ ├── chipscope_icon.veo
│ │ │ ├── chipscope_icon.xco
│ │ │ ├── chipscope_icon.xdc
│ │ │ ├── chipscope_icon_xmdf.tcl
│ │ │ ├── chipscope_ila_128.asy
│ │ │ ├── chipscope_ila_128.cdc
│ │ │ ├── chipscope_ila_128.constraints
│ │ │ │ ├── chipscope_ila_128.ucf
│ │ │ │ └── chipscope_ila_128.xdc
│ │ │ ├── chipscope_ila_128_flist.txt
│ │ │ ├── chipscope_ila_128.ncf
│ │ │ ├── chipscope_ila_128.ngc
│ │ │ ├── chipscope_ila_128_readme.txt
│ │ │ ├── chipscope_ila_128.ucf
│ │ │ ├── chipscope_ila_128.v
│ │ │ ├── chipscope_ila_128.veo
│ │ │ ├── chipscope_ila_128.xco
│ │ │ ├── chipscope_ila_128.xdc
│ │ │ ├── chipscope_ila_128_xmdf.tcl
│ │ │ ├── chipscope_ila_256.asy
│ │ │ ├── chipscope_ila_256.cdc
│ │ │ ├── chipscope_ila_256.constraints
│ │ │ │ ├── chipscope_ila_256.ucf
│ │ │ │ └── chipscope_ila_256.xdc
│ │ │ ├── chipscope_ila_256_flist.txt
│ │ │ ├── chipscope_ila_256.ncf
│ │ │ ├── chipscope_ila_256.ngc
│ │ │ ├── chipscope_ila_256_readme.txt
│ │ │ ├── chipscope_ila_256.ucf
│ │ │ ├── chipscope_ila_256.v
│ │ │ ├── chipscope_ila_256.veo
│ │ │ ├── chipscope_ila_256.xco
│ │ │ ├── chipscope_ila_256.xdc
│ │ │ ├── chipscope_ila_256_xmdf.tcl
│ │ │ ├── chipscope_ila_32.asy
│ │ │ ├── chipscope_ila_32.cdc
│ │ │ ├── chipscope_ila_32.constraints
│ │ │ │ ├── chipscope_ila_32.ucf
│ │ │ │ └── chipscope_ila_32.xdc
│ │ │ ├── chipscope_ila_32_flist.txt
│ │ │ ├── chipscope_ila_32.ncf
│ │ │ ├── chipscope_ila_32.ngc
│ │ │ ├── chipscope_ila_32_readme.txt
│ │ │ ├── chipscope_ila_32.ucf
│ │ │ ├── chipscope_ila_32.v
│ │ │ ├── chipscope_ila_32.veo
│ │ │ ├── chipscope_ila_32.xco
│ │ │ ├── chipscope_ila_32.xdc
│ │ │ ├── chipscope_ila_32_xmdf.tcl
│ │ │ ├── coregen.cgp
│ │ │ ├── fifo_4k_2clk
│ │ │ │ ├── doc
│ │ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ │ ├── fifo_generator_v9_3_vinfo.html
│ │ │ │ │ └── pg057-fifo-generator.pdf
│ │ │ │ ├── example_design
│ │ │ │ │ ├── fifo_4k_2clk_exdes.ucf
│ │ │ │ │ └── fifo_4k_2clk_exdes.vhd
│ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ ├── implement
│ │ │ │ │ ├── implement.bat
│ │ │ │ │ ├── implement.sh
│ │ │ │ │ ├── implement_synplify.bat
│ │ │ │ │ ├── implement_synplify.sh
│ │ │ │ │ ├── planAhead_ise.bat
│ │ │ │ │ ├── planAhead_ise.sh
│ │ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ │ ├── xst.prj
│ │ │ │ │ └── xst.scr
│ │ │ │ └── simulation
│ │ │ │ ├── fifo_4k_2clk_dgen.vhd
│ │ │ │ ├── fifo_4k_2clk_dverif.vhd
│ │ │ │ ├── fifo_4k_2clk_pctrl.vhd
│ │ │ │ ├── fifo_4k_2clk_pkg.vhd
│ │ │ │ ├── fifo_4k_2clk_rng.vhd
│ │ │ │ ├── fifo_4k_2clk_synth.vhd
│ │ │ │ ├── fifo_4k_2clk_tb.vhd
│ │ │ │ ├── functional
│ │ │ │ │ ├── simulate_isim.bat
│ │ │ │ │ ├── simulate_isim.sh
│ │ │ │ │ ├── simulate_mti.bat
│ │ │ │ │ ├── simulate_mti.do
│ │ │ │ │ ├── simulate_mti.sh
│ │ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ │ ├── simulate_vcs.sh
│ │ │ │ │ ├── ucli_commands.key
│ │ │ │ │ ├── vcs_session.tcl
│ │ │ │ │ ├── wave_isim.tcl
│ │ │ │ │ ├── wave_mti.do
│ │ │ │ │ └── wave_ncsim.sv
│ │ │ │ └── timing
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_isim.sh
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_isim.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── fifo_4k_2clk.asy
│ │ │ ├── fifo_4k_2clk_flist.txt
│ │ │ ├── fifo_4k_2clk.ncf
│ │ │ ├── fifo_4k_2clk.ngc
│ │ │ ├── fifo_4k_2clk.v
│ │ │ ├── fifo_4k_2clk.veo
│ │ │ ├── fifo_4k_2clk.xco
│ │ │ ├── fifo_4k_2clk_xmdf.tcl
│ │ │ ├── fifo_short_2clk
│ │ │ │ ├── doc
│ │ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ │ ├── fifo_generator_v9_3_vinfo.html
│ │ │ │ │ └── pg057-fifo-generator.pdf
│ │ │ │ ├── example_design
│ │ │ │ │ ├── fifo_short_2clk_exdes.ucf
│ │ │ │ │ └── fifo_short_2clk_exdes.vhd
│ │ │ │ ├── fifo_generator_v9_3_readme.txt
│ │ │ │ ├── implement
│ │ │ │ │ ├── implement.bat
│ │ │ │ │ ├── implement.sh
│ │ │ │ │ ├── implement_synplify.bat
│ │ │ │ │ ├── implement_synplify.sh
│ │ │ │ │ ├── planAhead_ise.bat
│ │ │ │ │ ├── planAhead_ise.sh
│ │ │ │ │ ├── planAhead_ise.tcl
│ │ │ │ │ ├── xst.prj
│ │ │ │ │ └── xst.scr
│ │ │ │ └── simulation
│ │ │ │ ├── fifo_short_2clk_dgen.vhd
│ │ │ │ ├── fifo_short_2clk_dverif.vhd
│ │ │ │ ├── fifo_short_2clk_pctrl.vhd
│ │ │ │ ├── fifo_short_2clk_pkg.vhd
│ │ │ │ ├── fifo_short_2clk_rng.vhd
│ │ │ │ ├── fifo_short_2clk_synth.vhd
│ │ │ │ ├── fifo_short_2clk_tb.vhd
│ │ │ │ ├── functional
│ │ │ │ │ ├── simulate_isim.bat
│ │ │ │ │ ├── simulate_isim.sh
│ │ │ │ │ ├── simulate_mti.bat
│ │ │ │ │ ├── simulate_mti.do
│ │ │ │ │ ├── simulate_mti.sh
│ │ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ │ ├── simulate_vcs.sh
│ │ │ │ │ ├── ucli_commands.key
│ │ │ │ │ ├── vcs_session.tcl
│ │ │ │ │ ├── wave_isim.tcl
│ │ │ │ │ ├── wave_mti.do
│ │ │ │ │ └── wave_ncsim.sv
│ │ │ │ └── timing
│ │ │ │ ├── simulate_isim.bat
│ │ │ │ ├── simulate_isim.sh
│ │ │ │ ├── simulate_mti.bat
│ │ │ │ ├── simulate_mti.do
│ │ │ │ ├── simulate_mti.sh
│ │ │ │ ├── simulate_ncsim.sh
│ │ │ │ ├── simulate_vcs.sh
│ │ │ │ ├── ucli_commands.key
│ │ │ │ ├── vcs_session.tcl
│ │ │ │ ├── wave_isim.tcl
│ │ │ │ ├── wave_mti.do
│ │ │ │ └── wave_ncsim.sv
│ │ │ ├── fifo_short_2clk.asy
│ │ │ ├── fifo_short_2clk_flist.txt
│ │ │ ├── fifo_short_2clk.ncf
│ │ │ ├── fifo_short_2clk.ngc
│ │ │ ├── fifo_short_2clk.v
│ │ │ ├── fifo_short_2clk.veo
│ │ │ ├── fifo_short_2clk.xco
│ │ │ └── fifo_short_2clk_xmdf.tcl
│ │ ├── coregen_dsp
│ │ │ ├── coregen.cgp
│ │ │ ├── filt2.coe
│ │ │ ├── hb31.coe
│ │ │ ├── hb35.coe
│ │ │ ├── hb39.coe
│ │ │ ├── hb43.coe
│ │ │ ├── hb47.coe
│ │ │ ├── hb51.coe
│ │ │ ├── hb55.coe
│ │ │ ├── hb59.coe
│ │ │ ├── hb63.coe
│ │ │ ├── hbdec1.asy
│ │ │ ├── hbdec1COEFF_auto0_0.mif
│ │ │ ├── hbdec1COEFF_auto0_1.mif
│ │ │ ├── hbdec1COEFF_auto0_2.mif
│ │ │ ├── hbdec1COEFF_auto0_3.mif
│ │ │ ├── hbdec1COEFF_auto0_4.mif
│ │ │ ├── hbdec1COEFF_auto0_5.mif
│ │ │ ├── hbdec1COEFF_auto_HALFBAND_CENTRE0.mif
│ │ │ ├── hbdec1filt_decode_rom.mif
│ │ │ ├── hbdec1_flist.txt
│ │ │ ├── hbdec1.mif
│ │ │ ├── hbdec1.ngc
│ │ │ ├── hbdec1_readme.txt
│ │ │ ├── hbdec1_reload_addrfilt_decode_rom.mif
│ │ │ ├── hbdec1_reload_order.txt
│ │ │ ├── hbdec1.v
│ │ │ ├── hbdec1.veo
│ │ │ ├── hbdec1.xco
│ │ │ ├── hbdec1_xmdf.tcl
│ │ │ ├── hbdec2.asy
│ │ │ ├── hbdec2COEFF_auto0_0.mif
│ │ │ ├── hbdec2COEFF_auto0_1.mif
│ │ │ ├── hbdec2COEFF_auto0_2.mif
│ │ │ ├── hbdec2COEFF_auto_HALFBAND_CENTRE0.mif
│ │ │ ├── hbdec2filt_decode_rom.mif
│ │ │ ├── hbdec2_flist.txt
│ │ │ ├── hbdec2.mif
│ │ │ ├── hbdec2.ngc
│ │ │ ├── hbdec2_readme.txt
│ │ │ ├── hbdec2_reload_addrfilt_decode_rom.mif
│ │ │ ├── hbdec2_reload_order.txt
│ │ │ ├── hbdec2.v
│ │ │ ├── hbdec2.veo
│ │ │ ├── hbdec2.xco
│ │ │ ├── hbdec2_xmdf.tcl
│ │ │ └── Makefile.srcs
│ │ ├── gpio.ucf
│ │ ├── Makefile
│ │ ├── Makefile.b200.inc
│ │ ├── planahead
│ │ │ ├── planahead.data
│ │ │ │ ├── cache
│ │ │ │ │ └── b200_ngc_d1c0f267.edif
│ │ │ │ ├── constrs_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ ├── runs
│ │ │ │ │ ├── impl_1
│ │ │ │ │ │ ├── constrs_in.xml
│ │ │ │ │ │ ├── constrs_out.xml
│ │ │ │ │ │ ├── impl_1.psg
│ │ │ │ │ │ └── sources.xml
│ │ │ │ │ ├── impl_1.psg
│ │ │ │ │ └── runs.xml
│ │ │ │ ├── sim_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ ├── sources_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ └── wt
│ │ │ │ ├── java_command_handlers.wdf
│ │ │ │ ├── project.wpc
│ │ │ │ └── webtalk_pa.xml
│ │ │ ├── planahead.ppr
│ │ │ ├── planahead.runs
│ │ │ │ └── impl_1
│ │ │ │ ├── b200.edf
│ │ │ │ ├── b200.ncd
│ │ │ │ ├── b200.twx
│ │ │ │ ├── b200.ucf
│ │ │ │ ├── b200.xdl
│ │ │ │ ├── htr.txt
│ │ │ │ ├── ISEWrap.js
│ │ │ │ ├── ISEWrap.sh
│ │ │ │ ├── rundef.js
│ │ │ │ ├── runme.bat
│ │ │ │ ├── runme.log
│ │ │ │ └── runme.sh
│ │ │ └── planahead.srcs
│ │ │ ├── constrs_1
│ │ │ │ └── imports
│ │ │ │ └── b200
│ │ │ │ ├── b200.ucf
│ │ │ │ └── timing.ucf
│ │ │ └── sources_1
│ │ │ └── imports
│ │ │ └── coregen
│ │ │ └── fifo_4k_2clk.ngc
│ │ ├── radio_b200.v
│ │ ├── S6CLK2PIN.v
│ │ ├── sim
│ │ │ ├── b200_io_tb.v
│ │ │ ├── b200_tb.v
│ │ │ ├── b2x0
│ │ │ │ └── sim_b2x0_1
│ │ │ │ └── run_isim
│ │ │ └── sim_b200_io
│ │ │ ├── mimo
│ │ │ │ ├── mimo.wcfg
│ │ │ │ └── simulation_script.v
│ │ │ ├── run_isim
│ │ │ └── siso
│ │ │ ├── simulation_script.v
│ │ │ └── siso.wcfg
│ │ └── timing.ucf
│ ├── e300
│ │ ├── ad5662_auto_spi.v
│ │ ├── axi_pmu.md
│ │ ├── axi_pmu.v
│ │ ├── build_e300.tcl
│ │ ├── coregen_dsp
│ │ │ ├── coregen.cgc
│ │ │ ├── coregen.cgp
│ │ │ ├── filt2.coe
│ │ │ ├── hb31.coe
│ │ │ ├── hb35.coe
│ │ │ ├── hb39.coe
│ │ │ ├── hb43.coe
│ │ │ ├── hb47.coe
│ │ │ ├── hb51.coe
│ │ │ ├── hb55.coe
│ │ │ ├── hb59.coe
│ │ │ ├── hb63.coe
│ │ │ ├── hbdec1.ngc
│ │ │ ├── hbdec1.v
│ │ │ ├── hbdec1.xco
│ │ │ ├── hbdec2.ngc
│ │ │ ├── hbdec2.v
│ │ │ ├── hbdec2.xco
│ │ │ ├── hbdec3.ngc
│ │ │ ├── hbdec3.v
│ │ │ ├── hbdec3.xco
│ │ │ ├── hbint1.ngc
│ │ │ ├── hbint1.v
│ │ │ ├── hbint1.xco
│ │ │ ├── hbint2.ngc
│ │ │ ├── hbint2.v
│ │ │ ├── hbint2.xco
│ │ │ ├── hbint3.ngc
│ │ │ ├── hbint3.v
│ │ │ ├── hbint3.xco
│ │ │ └── Makefile.srcs
│ │ ├── e300_core.v
│ │ ├── e300_idle.v
│ │ ├── e300_ps.v
│ │ ├── e300.v
│ │ ├── e300.xdc
│ │ ├── ip
│ │ │ ├── axi3_to_axi4lite_protocol_converter
│ │ │ │ ├── axi3_to_axi4lite_protocol_converter.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi4_fifo_512x64
│ │ │ │ ├── axi4_fifo_512x64.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi4_to_axi3_protocol_converter
│ │ │ │ ├── axi4_to_axi3_protocol_converter.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi_datamover
│ │ │ │ ├── axi_datamover.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── axi_interconnect
│ │ │ │ ├── axi_interconnect.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── catcodec_mmcm
│ │ │ │ ├── catcodec_mmcm.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── e300_ps_fclk0_mmcm
│ │ │ │ ├── e300_ps_fclk0_mmcm.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── fifo_4k_2clk
│ │ │ │ ├── fifo_4k_2clk.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── fifo_short_2clk
│ │ │ │ ├── fifo_short_2clk.xci
│ │ │ │ └── Makefile.inc
│ │ │ ├── Makefile.inc
│ │ │ ├── processing_system7
│ │ │ │ ├── e300_preset.tcl
│ │ │ │ ├── Makefile.inc
│ │ │ │ └── processing_system7.xci
│ │ │ └── upgrade_ip.sh
│ │ ├── Makefile
│ │ ├── Makefile.e300.inc
│ │ ├── ppsloop.v
│ │ ├── setupenv.sh
│ │ ├── sim
│ │ │ └── e3x0
│ │ │ ├── catcap_ddr_cmos
│ │ │ │ ├── catcap_tb.build
│ │ │ │ └── catcap_tb.v
│ │ │ └── catgen_ddr_cmos
│ │ │ ├── catgen_tb.build
│ │ │ └── catgen_tb.v
│ │ ├── spi_slave.v
│ │ └── timing.xdc
│ ├── impactor.sh
│ ├── Makefile.common
│ ├── python
│ │ ├── batch-build
│ │ ├── bit_to_zynq_bin.py
│ │ ├── check_inout.py
│ │ ├── check_timing.py
│ │ └── check_timing_vivado.py
│ ├── tcl
│ │ └── ise_helper.tcl
│ └── x300
│ ├── build_x300.tcl
│ ├── bus_int.v
│ ├── capture_ddrlvds.v
│ ├── coregen_dsp
│ │ ├── coregen.cgp
│ │ ├── filt2.coe
│ │ ├── hb31.coe
│ │ ├── hb35.coe
│ │ ├── hb39.coe
│ │ ├── hb43.coe
│ │ ├── hb47.coe
│ │ ├── hb51.coe
│ │ ├── hb55.coe
│ │ ├── hb59.coe
│ │ ├── hb63.coe
│ │ ├── hbdec1.asy
│ │ ├── hbdec1COEFF_auto0_0.mif
│ │ ├── hbdec1COEFF_auto0_1.mif
│ │ ├── hbdec1COEFF_auto0_2.mif
│ │ ├── hbdec1COEFF_auto0_3.mif
│ │ ├── hbdec1COEFF_auto0_4.mif
│ │ ├── hbdec1COEFF_auto0_5.mif
│ │ ├── hbdec1COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbdec1filt_decode_rom.mif
│ │ ├── hbdec1_flist.txt
│ │ ├── hbdec1.gise
│ │ ├── hbdec1.mif
│ │ ├── hbdec1.ngc
│ │ ├── hbdec1_readme.txt
│ │ ├── hbdec1_reload_addrfilt_decode_rom.mif
│ │ ├── hbdec1_reload_order.txt
│ │ ├── hbdec1.v
│ │ ├── hbdec1.veo
│ │ ├── hbdec1.xco
│ │ ├── hbdec1.xise
│ │ ├── hbdec1_xmdf.tcl
│ │ ├── hbdec2.asy
│ │ ├── hbdec2COEFF_auto0_0.mif
│ │ ├── hbdec2COEFF_auto0_1.mif
│ │ ├── hbdec2COEFF_auto0_2.mif
│ │ ├── hbdec2COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbdec2filt_decode_rom.mif
│ │ ├── hbdec2_flist.txt
│ │ ├── hbdec2.gise
│ │ ├── hbdec2.mif
│ │ ├── hbdec2.ngc
│ │ ├── hbdec2_readme.txt
│ │ ├── hbdec2_reload_addrfilt_decode_rom.mif
│ │ ├── hbdec2_reload_order.txt
│ │ ├── hbdec2.v
│ │ ├── hbdec2.veo
│ │ ├── hbdec2.xco
│ │ ├── hbdec2.xise
│ │ ├── hbdec2_xmdf.tcl
│ │ ├── hbdec3.asy
│ │ ├── hbdec3COEFF_auto0_0.mif
│ │ ├── hbdec3COEFF_auto0_1.mif
│ │ ├── hbdec3COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbdec3filt_decode_rom.mif
│ │ ├── hbdec3_flist.txt
│ │ ├── hbdec3.gise
│ │ ├── hbdec3.mif
│ │ ├── hbdec3.ngc
│ │ ├── hbdec3_readme.txt
│ │ ├── hbdec3_reload_addrfilt_decode_rom.mif
│ │ ├── hbdec3_reload_order.txt
│ │ ├── hbdec3.v
│ │ ├── hbdec3.veo
│ │ ├── hbdec3.xco
│ │ ├── hbdec3.xise
│ │ ├── hbdec3_xmdf.tcl
│ │ ├── hbint1.asy
│ │ ├── hbint1COEFF_auto0_0.mif
│ │ ├── hbint1COEFF_auto0_1.mif
│ │ ├── hbint1COEFF_auto0_2.mif
│ │ ├── hbint1COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbint1filt_decode_rom.mif
│ │ ├── hbint1_flist.txt
│ │ ├── hbint1.gise
│ │ ├── hbint1.mif
│ │ ├── hbint1.ngc
│ │ ├── hbint1_readme.txt
│ │ ├── hbint1_reload_addrfilt_decode_rom.mif
│ │ ├── hbint1_reload_order.txt
│ │ ├── hbint1.v
│ │ ├── hbint1.veo
│ │ ├── hbint1.xco
│ │ ├── hbint1.xise
│ │ ├── hbint1_xmdf.tcl
│ │ ├── hbint2.asy
│ │ ├── hbint2COEFF_auto0_0.mif
│ │ ├── hbint2COEFF_auto0_1.mif
│ │ ├── hbint2COEFF_auto0_2.mif
│ │ ├── hbint2COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbint2filt_decode_rom.mif
│ │ ├── hbint2_flist.txt
│ │ ├── hbint2.gise
│ │ ├── hbint2.mif
│ │ ├── hbint2.ngc
│ │ ├── hbint2_readme.txt
│ │ ├── hbint2_reload_addrfilt_decode_rom.mif
│ │ ├── hbint2_reload_order.txt
│ │ ├── hbint2.v
│ │ ├── hbint2.veo
│ │ ├── hbint2.xco
│ │ ├── hbint2.xise
│ │ ├── hbint2_xmdf.tcl
│ │ ├── hbint3.asy
│ │ ├── hbint3COEFF_auto0_0.mif
│ │ ├── hbint3COEFF_auto0_1.mif
│ │ ├── hbint3COEFF_auto0_2.mif
│ │ ├── hbint3COEFF_auto0_3.mif
│ │ ├── hbint3COEFF_auto0_4.mif
│ │ ├── hbint3COEFF_auto0_5.mif
│ │ ├── hbint3COEFF_auto_HALFBAND_CENTRE0.mif
│ │ ├── hbint3filt_decode_rom.mif
│ │ ├── hbint3_flist.txt
│ │ ├── hbint3.gise
│ │ ├── hbint3.mif
│ │ ├── hbint3.ngc
│ │ ├── hbint3_readme.txt
│ │ ├── hbint3_reload_addrfilt_decode_rom.mif
│ │ ├── hbint3_reload_order.txt
│ │ ├── hbint3.v
│ │ ├── hbint3.veo
│ │ ├── hbint3.xco
│ │ ├── hbint3.xise
│ │ ├── hbint3_xmdf.tcl
│ │ └── Makefile.srcs
│ ├── dbuf_bootram.v
│ ├── gen_ddrlvds.v
│ ├── ip
│ │ ├── axi4_dualport_sram
│ │ │ ├── axi4_dualport_sram.xci
│ │ │ ├── axi4_dualport_sram.xml
│ │ │ └── Makefile.inc
│ │ ├── axi64_4k_2clk_fifo
│ │ │ ├── axi64_4k_2clk_fifo.xci
│ │ │ └── Makefile.inc
│ │ ├── axi64_8k_2clk_fifo
│ │ │ ├── axi64_8k_2clk_fifo.xci
│ │ │ └── Makefile.inc
│ │ ├── axi_intercon_2x64_128
│ │ │ ├── axi_intercon_2x64_128.xci
│ │ │ └── Makefile.inc
│ │ ├── axi_intercon_4x64_128
│ │ │ ├── axi_intercon_4x64_128.xci
│ │ │ └── Makefile.inc
│ │ ├── bootram
│ │ │ ├── bootram.coe
│ │ │ ├── bootram.xci
│ │ │ └── Makefile.inc
│ │ ├── bus_clk_gen
│ │ │ ├── bus_clk_gen.xci
│ │ │ └── Makefile.inc
│ │ ├── ddr3_32bit
│ │ │ ├── ddr3_32bit_mig_parameters.vh
│ │ │ ├── ddr3_32bit_mig_sim_parameters.vh
│ │ │ ├── ddr3_32bit_mig_sim.v.patch
│ │ │ ├── ddr3_32bit_mig.v.patch
│ │ │ ├── ddr3_32bit.v.patch
│ │ │ ├── ddr3_32bit.xci
│ │ │ ├── Makefile.inc
│ │ │ ├── mig_7series_v2_3_infrastructure.v.patch
│ │ │ ├── mig_7series_v2_3_iodelay_ctrl.v.patch
│ │ │ ├── mig_xc7k325tffg900-2.prj
│ │ │ └── mig_xc7k410tffg900-2.prj
│ │ ├── fifo_4k_2clk
│ │ │ ├── fifo_4k_2clk.xci
│ │ │ └── Makefile.inc
│ │ ├── fifo_short_2clk
│ │ │ ├── fifo_short_2clk.xci
│ │ │ └── Makefile.inc
│ │ ├── input_sample_fifo
│ │ │ ├── input_sample_fifo.xci
│ │ │ └── Makefile.inc
│ │ ├── Makefile.inc
│ │ ├── one_gig_eth_pcs_pma
│ │ │ ├── Makefile.inc
│ │ │ ├── one_gige_phy_clk_gen.v
│ │ │ ├── one_gige_phy.v
│ │ │ ├── one_gige_phy.xdc
│ │ │ ├── one_gig_eth_pcs_pma_clocking.v.patch
│ │ │ ├── one_gig_eth_pcs_pma_support.v.patch
│ │ │ └── one_gig_eth_pcs_pma.xci
│ │ ├── pcie_clk_gen
│ │ │ ├── Makefile.inc
│ │ │ └── pcie_clk_gen.xci
│ │ ├── radio_clk_gen
│ │ │ ├── Makefile.inc
│ │ │ ├── radio_clk_gen.xci
│ │ │ └── radio_clk_gen.xdc.patch
│ │ ├── ten_gig_eth_pcs_pma
│ │ │ ├── Makefile.inc
│ │ │ ├── ten_gige_phy_clk_gen.v
│ │ │ ├── ten_gige_phy.v
│ │ │ ├── ten_gige_phy.xdc
│ │ │ └── ten_gig_eth_pcs_pma.xci
│ │ └── upgrade_ip.sh
│ ├── Makefile
│ ├── Makefile.x300.inc
│ ├── setupenv.sh
│ ├── sim
│ │ ├── bus_int_tb.v
│ │ ├── dram_fifo
│ │ │ ├── axis_dram_fifo_single.sv
│ │ │ ├── dram_fifo_tb.sv
│ │ │ └── Makefile
│ │ ├── dram_fifo_bist
│ │ │ ├── dram_fifo_bist_tb.sv
│ │ │ └── Makefile
│ │ ├── gen_ddrlvds_tb.build
│ │ ├── gen_ddrlvds_tb.v
│ │ ├── sim_dram_example_design
│ │ │ ├── bootram.mif
│ │ │ ├── files.prj
│ │ │ └── run_sim
│ │ ├── sim_vfifo_tester
│ │ │ ├── bootram.mif
│ │ │ ├── files.prj
│ │ │ └── run_sim
│ │ ├── x300_pcie_int
│ │ │ ├── Makefile
│ │ │ └── x300_pcie_int_tb.sv
│ │ └── x300_tb.v
│ ├── soft_ctrl.v
│ ├── timing.xdc
│ ├── x300_10ge_port0.xdc
│ ├── x300_10ge_port1.xdc
│ ├── x300_10ge.xdc
│ ├── x300_1ge.xdc
│ ├── x300_core.v
│ ├── x300_dram.xdc
│ ├── x300_pcie_int.v
│ ├── x300.v
│ ├── x300.xdc
│ ├── x300_zpu_config.vhd
│ └── x3x0_base.lvbitx
└── vita_chdr.txt
757 directories, 1227 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论