实例介绍
【实例简介】
VHDL设计简单例程100例,简单入门VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与死锁 第23例 振荡电路 第24例 分辨信号与分辨函数 第25例 信号驱动源 第26例 属性TRANSACTION和分辨信号 第27例 块保护及属性EVENT, 第28例 形式参数属性的测试 第29例 进程和并发语句 第30例 信号发送与接收 第31例 中断处理优先机制建模 第32例 过程限定 第33例 整数比较器及其测试 第34例 数据总线的读写 第35例 基于总线的数据通道 第36例 基于多路器的数据通道 第37例 四值逻辑函数 第38例 四值逻辑向量按位或运算 第39例 生成语句描述规则结构 第40例 带类属的译码器描述 第41例 带类属的测试平台 第42例 行为与结构的混合描述 第43例 四位移位寄存器 第44例 寄存／计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍（次）分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的译码和操作 第58例 2－4译码器结构描述 第59例 2－4译码器行为描述 第60例 转换函数在元件例示中的应用 第61例 基于同一基类型的两分辨类型的赋值相容问题 第62例 最大公约数的计算 第63例 最大公约数七段显示器编码 第64例 交通灯控制器 第65例 空调系统有限状态自动机 第66例 FIR滤波器 第67例 五阶椭圆滤波器 第68例 闹钟系统的控制 第69例 闹钟系统的译码 第70例 闹钟系统的移位寄存器 第71例 闹钟系统的闹钟寄存器和时间计数器 第72例 闹钟系统的显示驱动器 第73例 闹钟系统的分频器 第74例 闹钟系统的整体组装 第75例 存储器 第76例 电机转速控制器 第77例 神经元计算机 第78例ccAm2901四位微处理器的ALU输入 第79例ccAm2901四位微处理器的ALU 第80例ccAm2901四位微处理器的RAM 第81例ccAm2901四位微处理器的寄存器 第82例ccAm2901四位微处理器的输出与移位 第83例ccAm2910四位微程序控制器中的多路选择器 第84例ccAm2910四位微程序控制器中的计数器／寄存器 第85例ccAm2910四位微程序控制器的指令计数器 第86例ccAm2910四位微程序控制器的堆栈 第87例 Am2910四位微程序控制器的指令译码器 第88例 可控制计数器 第89例 四位超前进位加法器 第90例 实现窗口搜索算法的并行系统（1）——协同处理器 第91例 实现窗口搜索算法的并行系统（2）——序列存储器 第92例 实现窗口搜索算法的并行系统（3）——字符串存储器 第93例 实现窗口搜索算法的并行系统（4）——顶层控制器 第94例 MB86901流水线行为描述组成框架 第95例 MB86901寄存器文件管理的描述 第96例 MB86901内ALU的行为描述 第97例 移位指令的行为描述 第98例 单周期指令的描述 第99例 多周期指令的描述 第100例 MB86901流水线行为模型
【实例截图】
【核心代码】
4744302542920064865.rar
└── VHDL语言100例(普通下载)
├── 100vhdl例子
│ ├── 10_function
│ │ ├── 10_bit_to_int.vhd
│ │ └── README.TXT
│ ├── 11_wiredor
│ │ ├── 11_wiredor.vhd
│ │ └── README.TXT
│ ├── 12_convert
│ │ ├── 12_convert.vhd
│ │ └── README.TXT
│ ├── 13_SHL
│ │ ├── 13_SHL.VHD
│ │ └── README.TXT
│ ├── 14_MVL7_functions
│ │ ├── 14_MVL7_functions.vhd
│ │ └── README.TXT
│ ├── 15_MUX41
│ │ ├── 15_MUX41.VHD
│ │ ├── 15_MVL7_functions.vhd
│ │ ├── 15_MVL7_syn_types.vhd
│ │ ├── 15_test_vectors_mux41.vhd
│ │ ├── 15_TYPES.VHD
│ │ └── README.TXT
│ ├── 16_MUX
│ │ ├── 16_multiple_mux.vhd
│ │ ├── 16_MVL7_functions.vhd
│ │ ├── 16_test_vectors.vhd
│ │ ├── 16_TYPES.VHD
│ │ ├── README.TXT
│ │ └── TYPES.VHD
│ ├── 17_parity
│ │ ├── 17_parity.vhd
│ │ ├── 17_test_bench.vhd
│ │ └── README.TXT
│ ├── 18_LIB
│ │ ├── 18_tech_lib.vhd
│ │ ├── 18_test_lib.vhd
│ │ └── README.TXT
│ ├── 19_test_194
│ │ └── 19_test_194.vhd
│ ├── 1_ADDER
│ │ ├── 1_ADDER
│ │ │ ├── 1_ADDER.exp
│ │ │ ├── files
│ │ │ │ ├── L1.rpt
│ │ │ │ ├── L2.rpt
│ │ │ │ └── L3.rpt
│ │ │ └── workdirs
│ │ │ ├── aa
│ │ │ │ ├── ADDER.sim
│ │ │ │ ├── ADDER.syn
│ │ │ │ ├── Anal.info
│ │ │ │ └── Anal.out
│ │ │ └── WORK
│ │ │ ├── Anal.info
│ │ │ ├── Anal.out
│ │ │ ├── BIT_RTL_ADDER.sim
│ │ │ └── BIT_RTL_ADDER.syn
│ │ ├── 1_adder.acf
│ │ ├── 1_adder.hif
│ │ ├── 1_adder.mmf
│ │ ├── 1_ADDER.VHD
│ │ ├── bir_rtl_adder.acf
│ │ ├── bir_rtl_adder.hif
│ │ ├── bir_rtl_adder.mmf
│ │ ├── bir_rtl_adder.tdf
│ │ ├── bit_rtl_adder.acf
│ │ ├── bit_rtl_adder.hif
│ │ ├── bit_rtl_adder.mmf
│ │ ├── bit_rtl_adder.vhd
│ │ ├── LIB.DLS
│ │ ├── README.TXT
│ │ └── U2268397.DLS
│ ├── 20_test_159
│ │ └── 20_test_159.vhd
│ ├── 21_test_13a
│ │ └── 21_test_13a.vhd
│ ├── 22_deadlock
│ │ └── 22_deadlock.vhd
│ ├── 23_test_120
│ │ └── 23_Test_120.vhd
│ ├── 24_test_195
│ │ └── 24_test_195.vhd
│ ├── 25_test_1
│ │ ├── 25_test_1a.vhd
│ │ └── 25_test_1.vhd
│ ├── 26_test_74s
│ │ └── 26_test_74s.vhd
│ ├── 27_test_16
│ │ └── 27_test_16.vhd
│ ├── 28_test_64a
│ │ └── 28_Test_64a.vhd
│ ├── 29_test_35
│ │ └── 29_Test_35.vhd
│ ├── 2_ADDER
│ │ ├── 2_ADDER.VHD
│ │ └── README.TXT
│ ├── 30_test_3
│ │ └── 30_Test_3.vhd
│ ├── 31_test_35b
│ │ └── 31_test_35b.vhd
│ ├── 32_test_110b
│ │ └── 32_test_110b.vhd
│ ├── 33_comparer
│ │ ├── 33_comparer.vhd
│ │ ├── 33_COMP.VHD
│ │ ├── 33_SIMU.VHD
│ │ └── README.TXT
│ ├── 34_BUS
│ │ ├── 34_readwrite_stim.vhd
│ │ ├── 34_readwrite.VHD
│ │ └── README.TXT
│ ├── 35_486_bus
│ │ ├── 35_486_bus.vhd
│ │ ├── 35_486_sys.vhd
│ │ ├── 35_bit_pack.vhd
│ │ ├── 35_bus_test.vhd
│ │ ├── 35_ram_controller.vhd
│ │ ├── 75_RAM.VHD
│ │ └── README.TXT
│ ├── 36_GCD
│ │ ├── 36_GCD.VHD
│ │ ├── 36_TEST.VHD
│ │ └── README.TXT
│ ├── 37_test_105
│ │ └── 37_test_105.vhd
│ ├── 38_test_28
│ │ └── 38_Test_28.vhd
│ ├── 39_wst0dp
│ │ ├── 39_wst0dp.vhd
│ │ └── README.TXT
│ ├── 3_MUL
│ │ ├── 3_MUL.VHD
│ │ └── README.TXT
│ ├── 40_generic_dec
│ │ ├── 40_generic_dec.vhd
│ │ └── README.TXT
│ ├── 41_generic_testbench
│ │ ├── 40_generic_dec.vhd
│ │ ├── 41_generic_testbench.vhd
│ │ └── README.TXT
│ ├── 42_MIX
│ │ ├── 42_MIX.VHD
│ │ └── README.TXT
│ ├── 43_register
│ │ ├── 43_shift_reg.vhd
│ │ ├── 43_test_register.vhd
│ │ └── README.TXT
│ ├── 44_reg_counter
│ │ ├── 44_MVL7_functions.vhd
│ │ ├── 44_reg_counter.vhd
│ │ ├── 44_synthesis_types.vhd
│ │ ├── 44_test_vector.vhd
│ │ ├── 44_TYPES.VHD
│ │ └── README.TXT
│ ├── 45_test_63
│ │ └── 45_test_63.vhd
│ ├── 46_generic
│ │ ├── 46_default_generic.vhd
│ │ └── README.TXT
│ ├── 47_CONST
│ │ └── 47_const_test.vhd
│ ├── 48_test_18e
│ │ └── 48_test_18e.vhd
│ ├── 49_DELTA
│ │ └── 49_TEST.VHD
│ ├── 4_COMP
│ │ ├── 4_COMP.VHD
│ │ └── README.TXT
│ ├── 50_test_18e
│ │ └── 50_test_18e.vhd
│ ├── 51_test_113
│ │ └── 51_test_113.vhd
│ ├── 52_divider
│ │ ├── 52_Divider_stim.vhd
│ │ ├── 52_DIVIDER.vhd
│ │ └── README.TXT
│ ├── 53_counter
│ │ ├── 53_counter_testbench.vhd
│ │ ├── 53_counter.vhd
│ │ └── README.TXT
│ ├── 54_display
│ │ ├── 54_display_stim.vhd
│ │ ├── 54_display.vhd
│ │ └── README.TXT
│ ├── 55_falsepath
│ │ ├── 55_falsepath_stim.vhd
│ │ ├── 55_falsepath.vhd
│ │ └── README.TXT
│ ├── 56_prefetch
│ │ ├── 56_prefetch.vhd
│ │ ├── 56_STIM.VHD
│ │ ├── 56_Vhdl.vhd
│ │ └── README.TXT
│ ├── 57_instruction_dec
│ │ └── 57_instruction_dec.vhd
│ ├── 58_decoder
│ │ └── 58_decoder.vhd
│ ├── 59_decoder
│ │ └── 59_decoder.vhd
│ ├── 5_MUX2
│ │ ├── 5_MUX2.VHD
│ │ └── README.TXT
│ ├── 61_assign
│ │ ├── 61_assign.vhd
│ │ ├── 61_Logic.vhd
│ │ └── README.TXT
│ ├── 62_GCD
│ │ ├── 62_gcd_stim.vhd
│ │ ├── 62_GCD.VHD
│ │ └── README.TXT
│ ├── 63_gcd_disp
│ │ ├── 63_gcd_disp.vhd
│ │ ├── 63_STIM.VHD
│ │ ├── 63_VHDL.VHD
│ │ └── README.TXT
│ ├── 64_TLC
│ │ ├── 64_test_vectors.vhd
│ │ ├── 64_TLC.VHD
│ │ └── README.TXT
│ ├── 65_conditioner
│ │ ├── 65_conditioner_stim.VHD
│ │ ├── 65_conditioner.VHD
│ │ └── README.TXT
│ ├── 66_FIR
│ │ ├── 66_FIR.VHD
│ │ ├── 66_PACK.VHD
│ │ ├── 66_signed.vhd
│ │ └── 66_testfir.vhd
│ ├── 67_ellipf
│ │ ├── 67_ellipf.vhd
│ │ ├── 67_PACK.VHD
│ │ ├── 67_test_vector.vhd
│ │ └── README.TXT
│ ├── 68_alarm_controller
│ │ ├── 68_alarm_controller.vhd
│ │ ├── 68_tb_alarm_controller.vhd
│ │ ├── 69_p_alarm_clock.vhd
│ │ └── README.TXT
│ ├── 69_decoder
│ │ ├── 69_decoder.vhd
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 69_tb_decoder.vhd
│ │ └── README.TXT
│ ├── 6_REG
│ │ ├── 6_REG.VHD
│ │ └── README.TXT
│ ├── 70_alarm_buffer
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 70_buffer.vhd
│ │ ├── 70_tb_buffer.vhd
│ │ └── README.TXT
│ ├── 71_alarm_counter
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 71_alarm_counter.vhd
│ │ ├── 71_alarm_reg.vhd
│ │ ├── 71_tb_alarm_counter.vhd
│ │ ├── 71_tb_alarm_reg.vhd
│ │ └── README.TXT
│ ├── 72_alarm_display
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 72_display_driver.vhd
│ │ ├── 72_tb_display_driver.vhd
│ │ └── README.TXT
│ ├── 73_alarm_fq
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 73_fq_divider.vhd
│ │ ├── 73_tb_fq_divider.vhd
│ │ └── README.TXT
│ ├── 74_alarm_clock
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 74_alarm_clock.vhd
│ │ ├── 74_tb_alarm_clock.vhd
│ │ └── README.TXT
│ ├── 75_RAM
│ │ ├── 35_bit_pack.vhd
│ │ ├── 75_RAM.VHD
│ │ └── README.TXT
│ ├── 76_PID
│ │ ├── 76_Fpu.vhd
│ │ ├── 76_pid_stim.vhd
│ │ ├── 76_Pid.vhd
│ │ └── README.TXT
│ ├── 77_NPS
│ │ └── README.TXT
│ ├── 78_alu_input
│ │ ├── 78_alu_inputs.vhd
│ │ ├── 78_test_vectors.vhd
│ │ └── README.TXT
│ ├── 79_ALU
│ │ ├── 79_ALU.VHD
│ │ ├── 79_test_vectors.vhd
│ │ └── README.TXT
│ ├── 7_shiftreg
│ │ ├── 7_MVL7_functions.vhd
│ │ ├── 7_shiftreg.vhd
│ │ ├── 7_synthesis_types.vhd
│ │ ├── 7_test_vector.vhd
│ │ ├── 7_TYPES.VHD
│ │ └── README.TXT
│ ├── 80_MEM
│ │ ├── 80_mem_stim.vhd
│ │ ├── 80_MEM.VHD
│ │ └── README.TXT
│ ├── 81_Q_REG
│ │ ├── 81_q_reg_stim.vhd
│ │ ├── 81_Q_REG.VHD
│ │ └── README.TXT
│ ├── 82_output_shifter
│ │ ├── 82_output_and_shifter.vhd
│ │ ├── 82_output_shifter_stim.vhd
│ │ └── README.TXT
│ ├── 83_multiplexer
│ │ ├── 83_multiplexer_stim.vhd
│ │ ├── 83_multiplexer.vhd
│ │ └── README.TXT
│ ├── 84_REG
│ │ ├── 84_reg_stim.vhd
│ │ ├── 84_REG.VHD
│ │ └── README.TXT
│ ├── 85_UPC
│ │ ├── 85_upc_stim.vhd
│ │ ├── 85_UPC.VHD
│ │ └── README.TXT
│ ├── 86_STACK
│ │ ├── 86_stack_stim.vhd
│ │ ├── 86_STACK.VHD
│ │ └── README.TXT
│ ├── 87_control
│ │ ├── 87_control_stim.vhd
│ │ ├── 87_control.vhd
│ │ └── README.TXT
│ ├── 88_arms_counter
│ │ ├── 88_arms_counter_stim.vhd
│ │ ├── 88_ARMS_COUNTER.vhd
│ │ ├── 88_pack_2_0.vhd
│ │ └── README.TXT
│ ├── 89_full_adder
│ │ ├── 89_full_adder_stim.vhd
│ │ ├── 89_Full_adder.vhd
│ │ ├── 89_pack_2_0.vhd
│ │ └── README.TXT
│ ├── 8_BITPKG
│ │ ├── 8_BITPKG.VHD
│ │ ├── 8_bit_rtl_lib.vhd
│ │ └── README.TXT
│ ├── 90_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_coprocessor.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ └── README.TXT
│ ├── 91_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ ├── 91_wss_mem_sequence.vhd
│ │ └── README.TXT
│ ├── 92_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ ├── 92_wss_stringreg.vhd
│ │ └── README.TXT
│ ├── 93_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ ├── 93_wss_top.vhd
│ │ ├── 93_WSS.VHD
│ │ └── README.TXT
│ ├── 94_SPARC
│ │ └── README.TXT
│ └── 9_MVL7_TYPES
│ ├── 9_MVL7_types.vhd
│ └── README.TXT
├── vhdl100.pdf
└── VHDL语言100例.TXT
100 directories, 275 files
VHDL设计简单例程100例,简单入门VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与死锁 第23例 振荡电路 第24例 分辨信号与分辨函数 第25例 信号驱动源 第26例 属性TRANSACTION和分辨信号 第27例 块保护及属性EVENT, 第28例 形式参数属性的测试 第29例 进程和并发语句 第30例 信号发送与接收 第31例 中断处理优先机制建模 第32例 过程限定 第33例 整数比较器及其测试 第34例 数据总线的读写 第35例 基于总线的数据通道 第36例 基于多路器的数据通道 第37例 四值逻辑函数 第38例 四值逻辑向量按位或运算 第39例 生成语句描述规则结构 第40例 带类属的译码器描述 第41例 带类属的测试平台 第42例 行为与结构的混合描述 第43例 四位移位寄存器 第44例 寄存／计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍（次）分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的译码和操作 第58例 2－4译码器结构描述 第59例 2－4译码器行为描述 第60例 转换函数在元件例示中的应用 第61例 基于同一基类型的两分辨类型的赋值相容问题 第62例 最大公约数的计算 第63例 最大公约数七段显示器编码 第64例 交通灯控制器 第65例 空调系统有限状态自动机 第66例 FIR滤波器 第67例 五阶椭圆滤波器 第68例 闹钟系统的控制 第69例 闹钟系统的译码 第70例 闹钟系统的移位寄存器 第71例 闹钟系统的闹钟寄存器和时间计数器 第72例 闹钟系统的显示驱动器 第73例 闹钟系统的分频器 第74例 闹钟系统的整体组装 第75例 存储器 第76例 电机转速控制器 第77例 神经元计算机 第78例ccAm2901四位微处理器的ALU输入 第79例ccAm2901四位微处理器的ALU 第80例ccAm2901四位微处理器的RAM 第81例ccAm2901四位微处理器的寄存器 第82例ccAm2901四位微处理器的输出与移位 第83例ccAm2910四位微程序控制器中的多路选择器 第84例ccAm2910四位微程序控制器中的计数器／寄存器 第85例ccAm2910四位微程序控制器的指令计数器 第86例ccAm2910四位微程序控制器的堆栈 第87例 Am2910四位微程序控制器的指令译码器 第88例 可控制计数器 第89例 四位超前进位加法器 第90例 实现窗口搜索算法的并行系统（1）——协同处理器 第91例 实现窗口搜索算法的并行系统（2）——序列存储器 第92例 实现窗口搜索算法的并行系统（3）——字符串存储器 第93例 实现窗口搜索算法的并行系统（4）——顶层控制器 第94例 MB86901流水线行为描述组成框架 第95例 MB86901寄存器文件管理的描述 第96例 MB86901内ALU的行为描述 第97例 移位指令的行为描述 第98例 单周期指令的描述 第99例 多周期指令的描述 第100例 MB86901流水线行为模型
【实例截图】
【核心代码】
4744302542920064865.rar
└── VHDL语言100例(普通下载)
├── 100vhdl例子
│ ├── 10_function
│ │ ├── 10_bit_to_int.vhd
│ │ └── README.TXT
│ ├── 11_wiredor
│ │ ├── 11_wiredor.vhd
│ │ └── README.TXT
│ ├── 12_convert
│ │ ├── 12_convert.vhd
│ │ └── README.TXT
│ ├── 13_SHL
│ │ ├── 13_SHL.VHD
│ │ └── README.TXT
│ ├── 14_MVL7_functions
│ │ ├── 14_MVL7_functions.vhd
│ │ └── README.TXT
│ ├── 15_MUX41
│ │ ├── 15_MUX41.VHD
│ │ ├── 15_MVL7_functions.vhd
│ │ ├── 15_MVL7_syn_types.vhd
│ │ ├── 15_test_vectors_mux41.vhd
│ │ ├── 15_TYPES.VHD
│ │ └── README.TXT
│ ├── 16_MUX
│ │ ├── 16_multiple_mux.vhd
│ │ ├── 16_MVL7_functions.vhd
│ │ ├── 16_test_vectors.vhd
│ │ ├── 16_TYPES.VHD
│ │ ├── README.TXT
│ │ └── TYPES.VHD
│ ├── 17_parity
│ │ ├── 17_parity.vhd
│ │ ├── 17_test_bench.vhd
│ │ └── README.TXT
│ ├── 18_LIB
│ │ ├── 18_tech_lib.vhd
│ │ ├── 18_test_lib.vhd
│ │ └── README.TXT
│ ├── 19_test_194
│ │ └── 19_test_194.vhd
│ ├── 1_ADDER
│ │ ├── 1_ADDER
│ │ │ ├── 1_ADDER.exp
│ │ │ ├── files
│ │ │ │ ├── L1.rpt
│ │ │ │ ├── L2.rpt
│ │ │ │ └── L3.rpt
│ │ │ └── workdirs
│ │ │ ├── aa
│ │ │ │ ├── ADDER.sim
│ │ │ │ ├── ADDER.syn
│ │ │ │ ├── Anal.info
│ │ │ │ └── Anal.out
│ │ │ └── WORK
│ │ │ ├── Anal.info
│ │ │ ├── Anal.out
│ │ │ ├── BIT_RTL_ADDER.sim
│ │ │ └── BIT_RTL_ADDER.syn
│ │ ├── 1_adder.acf
│ │ ├── 1_adder.hif
│ │ ├── 1_adder.mmf
│ │ ├── 1_ADDER.VHD
│ │ ├── bir_rtl_adder.acf
│ │ ├── bir_rtl_adder.hif
│ │ ├── bir_rtl_adder.mmf
│ │ ├── bir_rtl_adder.tdf
│ │ ├── bit_rtl_adder.acf
│ │ ├── bit_rtl_adder.hif
│ │ ├── bit_rtl_adder.mmf
│ │ ├── bit_rtl_adder.vhd
│ │ ├── LIB.DLS
│ │ ├── README.TXT
│ │ └── U2268397.DLS
│ ├── 20_test_159
│ │ └── 20_test_159.vhd
│ ├── 21_test_13a
│ │ └── 21_test_13a.vhd
│ ├── 22_deadlock
│ │ └── 22_deadlock.vhd
│ ├── 23_test_120
│ │ └── 23_Test_120.vhd
│ ├── 24_test_195
│ │ └── 24_test_195.vhd
│ ├── 25_test_1
│ │ ├── 25_test_1a.vhd
│ │ └── 25_test_1.vhd
│ ├── 26_test_74s
│ │ └── 26_test_74s.vhd
│ ├── 27_test_16
│ │ └── 27_test_16.vhd
│ ├── 28_test_64a
│ │ └── 28_Test_64a.vhd
│ ├── 29_test_35
│ │ └── 29_Test_35.vhd
│ ├── 2_ADDER
│ │ ├── 2_ADDER.VHD
│ │ └── README.TXT
│ ├── 30_test_3
│ │ └── 30_Test_3.vhd
│ ├── 31_test_35b
│ │ └── 31_test_35b.vhd
│ ├── 32_test_110b
│ │ └── 32_test_110b.vhd
│ ├── 33_comparer
│ │ ├── 33_comparer.vhd
│ │ ├── 33_COMP.VHD
│ │ ├── 33_SIMU.VHD
│ │ └── README.TXT
│ ├── 34_BUS
│ │ ├── 34_readwrite_stim.vhd
│ │ ├── 34_readwrite.VHD
│ │ └── README.TXT
│ ├── 35_486_bus
│ │ ├── 35_486_bus.vhd
│ │ ├── 35_486_sys.vhd
│ │ ├── 35_bit_pack.vhd
│ │ ├── 35_bus_test.vhd
│ │ ├── 35_ram_controller.vhd
│ │ ├── 75_RAM.VHD
│ │ └── README.TXT
│ ├── 36_GCD
│ │ ├── 36_GCD.VHD
│ │ ├── 36_TEST.VHD
│ │ └── README.TXT
│ ├── 37_test_105
│ │ └── 37_test_105.vhd
│ ├── 38_test_28
│ │ └── 38_Test_28.vhd
│ ├── 39_wst0dp
│ │ ├── 39_wst0dp.vhd
│ │ └── README.TXT
│ ├── 3_MUL
│ │ ├── 3_MUL.VHD
│ │ └── README.TXT
│ ├── 40_generic_dec
│ │ ├── 40_generic_dec.vhd
│ │ └── README.TXT
│ ├── 41_generic_testbench
│ │ ├── 40_generic_dec.vhd
│ │ ├── 41_generic_testbench.vhd
│ │ └── README.TXT
│ ├── 42_MIX
│ │ ├── 42_MIX.VHD
│ │ └── README.TXT
│ ├── 43_register
│ │ ├── 43_shift_reg.vhd
│ │ ├── 43_test_register.vhd
│ │ └── README.TXT
│ ├── 44_reg_counter
│ │ ├── 44_MVL7_functions.vhd
│ │ ├── 44_reg_counter.vhd
│ │ ├── 44_synthesis_types.vhd
│ │ ├── 44_test_vector.vhd
│ │ ├── 44_TYPES.VHD
│ │ └── README.TXT
│ ├── 45_test_63
│ │ └── 45_test_63.vhd
│ ├── 46_generic
│ │ ├── 46_default_generic.vhd
│ │ └── README.TXT
│ ├── 47_CONST
│ │ └── 47_const_test.vhd
│ ├── 48_test_18e
│ │ └── 48_test_18e.vhd
│ ├── 49_DELTA
│ │ └── 49_TEST.VHD
│ ├── 4_COMP
│ │ ├── 4_COMP.VHD
│ │ └── README.TXT
│ ├── 50_test_18e
│ │ └── 50_test_18e.vhd
│ ├── 51_test_113
│ │ └── 51_test_113.vhd
│ ├── 52_divider
│ │ ├── 52_Divider_stim.vhd
│ │ ├── 52_DIVIDER.vhd
│ │ └── README.TXT
│ ├── 53_counter
│ │ ├── 53_counter_testbench.vhd
│ │ ├── 53_counter.vhd
│ │ └── README.TXT
│ ├── 54_display
│ │ ├── 54_display_stim.vhd
│ │ ├── 54_display.vhd
│ │ └── README.TXT
│ ├── 55_falsepath
│ │ ├── 55_falsepath_stim.vhd
│ │ ├── 55_falsepath.vhd
│ │ └── README.TXT
│ ├── 56_prefetch
│ │ ├── 56_prefetch.vhd
│ │ ├── 56_STIM.VHD
│ │ ├── 56_Vhdl.vhd
│ │ └── README.TXT
│ ├── 57_instruction_dec
│ │ └── 57_instruction_dec.vhd
│ ├── 58_decoder
│ │ └── 58_decoder.vhd
│ ├── 59_decoder
│ │ └── 59_decoder.vhd
│ ├── 5_MUX2
│ │ ├── 5_MUX2.VHD
│ │ └── README.TXT
│ ├── 61_assign
│ │ ├── 61_assign.vhd
│ │ ├── 61_Logic.vhd
│ │ └── README.TXT
│ ├── 62_GCD
│ │ ├── 62_gcd_stim.vhd
│ │ ├── 62_GCD.VHD
│ │ └── README.TXT
│ ├── 63_gcd_disp
│ │ ├── 63_gcd_disp.vhd
│ │ ├── 63_STIM.VHD
│ │ ├── 63_VHDL.VHD
│ │ └── README.TXT
│ ├── 64_TLC
│ │ ├── 64_test_vectors.vhd
│ │ ├── 64_TLC.VHD
│ │ └── README.TXT
│ ├── 65_conditioner
│ │ ├── 65_conditioner_stim.VHD
│ │ ├── 65_conditioner.VHD
│ │ └── README.TXT
│ ├── 66_FIR
│ │ ├── 66_FIR.VHD
│ │ ├── 66_PACK.VHD
│ │ ├── 66_signed.vhd
│ │ └── 66_testfir.vhd
│ ├── 67_ellipf
│ │ ├── 67_ellipf.vhd
│ │ ├── 67_PACK.VHD
│ │ ├── 67_test_vector.vhd
│ │ └── README.TXT
│ ├── 68_alarm_controller
│ │ ├── 68_alarm_controller.vhd
│ │ ├── 68_tb_alarm_controller.vhd
│ │ ├── 69_p_alarm_clock.vhd
│ │ └── README.TXT
│ ├── 69_decoder
│ │ ├── 69_decoder.vhd
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 69_tb_decoder.vhd
│ │ └── README.TXT
│ ├── 6_REG
│ │ ├── 6_REG.VHD
│ │ └── README.TXT
│ ├── 70_alarm_buffer
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 70_buffer.vhd
│ │ ├── 70_tb_buffer.vhd
│ │ └── README.TXT
│ ├── 71_alarm_counter
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 71_alarm_counter.vhd
│ │ ├── 71_alarm_reg.vhd
│ │ ├── 71_tb_alarm_counter.vhd
│ │ ├── 71_tb_alarm_reg.vhd
│ │ └── README.TXT
│ ├── 72_alarm_display
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 72_display_driver.vhd
│ │ ├── 72_tb_display_driver.vhd
│ │ └── README.TXT
│ ├── 73_alarm_fq
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 73_fq_divider.vhd
│ │ ├── 73_tb_fq_divider.vhd
│ │ └── README.TXT
│ ├── 74_alarm_clock
│ │ ├── 69_p_alarm_clock.vhd
│ │ ├── 74_alarm_clock.vhd
│ │ ├── 74_tb_alarm_clock.vhd
│ │ └── README.TXT
│ ├── 75_RAM
│ │ ├── 35_bit_pack.vhd
│ │ ├── 75_RAM.VHD
│ │ └── README.TXT
│ ├── 76_PID
│ │ ├── 76_Fpu.vhd
│ │ ├── 76_pid_stim.vhd
│ │ ├── 76_Pid.vhd
│ │ └── README.TXT
│ ├── 77_NPS
│ │ └── README.TXT
│ ├── 78_alu_input
│ │ ├── 78_alu_inputs.vhd
│ │ ├── 78_test_vectors.vhd
│ │ └── README.TXT
│ ├── 79_ALU
│ │ ├── 79_ALU.VHD
│ │ ├── 79_test_vectors.vhd
│ │ └── README.TXT
│ ├── 7_shiftreg
│ │ ├── 7_MVL7_functions.vhd
│ │ ├── 7_shiftreg.vhd
│ │ ├── 7_synthesis_types.vhd
│ │ ├── 7_test_vector.vhd
│ │ ├── 7_TYPES.VHD
│ │ └── README.TXT
│ ├── 80_MEM
│ │ ├── 80_mem_stim.vhd
│ │ ├── 80_MEM.VHD
│ │ └── README.TXT
│ ├── 81_Q_REG
│ │ ├── 81_q_reg_stim.vhd
│ │ ├── 81_Q_REG.VHD
│ │ └── README.TXT
│ ├── 82_output_shifter
│ │ ├── 82_output_and_shifter.vhd
│ │ ├── 82_output_shifter_stim.vhd
│ │ └── README.TXT
│ ├── 83_multiplexer
│ │ ├── 83_multiplexer_stim.vhd
│ │ ├── 83_multiplexer.vhd
│ │ └── README.TXT
│ ├── 84_REG
│ │ ├── 84_reg_stim.vhd
│ │ ├── 84_REG.VHD
│ │ └── README.TXT
│ ├── 85_UPC
│ │ ├── 85_upc_stim.vhd
│ │ ├── 85_UPC.VHD
│ │ └── README.TXT
│ ├── 86_STACK
│ │ ├── 86_stack_stim.vhd
│ │ ├── 86_STACK.VHD
│ │ └── README.TXT
│ ├── 87_control
│ │ ├── 87_control_stim.vhd
│ │ ├── 87_control.vhd
│ │ └── README.TXT
│ ├── 88_arms_counter
│ │ ├── 88_arms_counter_stim.vhd
│ │ ├── 88_ARMS_COUNTER.vhd
│ │ ├── 88_pack_2_0.vhd
│ │ └── README.TXT
│ ├── 89_full_adder
│ │ ├── 89_full_adder_stim.vhd
│ │ ├── 89_Full_adder.vhd
│ │ ├── 89_pack_2_0.vhd
│ │ └── README.TXT
│ ├── 8_BITPKG
│ │ ├── 8_BITPKG.VHD
│ │ ├── 8_bit_rtl_lib.vhd
│ │ └── README.TXT
│ ├── 90_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_coprocessor.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ └── README.TXT
│ ├── 91_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ ├── 91_wss_mem_sequence.vhd
│ │ └── README.TXT
│ ├── 92_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ ├── 92_wss_stringreg.vhd
│ │ └── README.TXT
│ ├── 93_WSS
│ │ ├── 90_wss_component.vhd
│ │ ├── 90_wss_subtype.vhd
│ │ ├── 93_wss_top.vhd
│ │ ├── 93_WSS.VHD
│ │ └── README.TXT
│ ├── 94_SPARC
│ │ └── README.TXT
│ └── 9_MVL7_TYPES
│ ├── 9_MVL7_types.vhd
│ └── README.TXT
├── vhdl100.pdf
└── VHDL语言100例.TXT
100 directories, 275 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论