黑金FPGA开发板例程verilog代码

【实例简介】
黑金FPGA开发板例程verilog代码，关于整合的一些讲解
【实例截图】
【核心代码】
4744302542905319939.zip
└── 3_integrate
├── Example
│   └── 01
│   ├── example01
│   │   ├── exp1_12a
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_4a
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_5a
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_5b
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_5c
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_6a
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_6b
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_6c
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_7a
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_7b
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_7c
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp1_8a
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _info
│   │   ├── _temp
│   │   │   ├── vlog2y5fgy
│   │   │   ├── vlog7yf8d0
│   │   │   ├── vlogdshh0a
│   │   │   ├── vloggvc77n
│   │   │   ├── vlogmgsncy
│   │   │   ├── vlogrw8ghz
│   │   │   ├── vlogtxy8cq
│   │   │   └── vlogz07wfq
│   │   ├── try1
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── try3
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   └── _vmake
│   ├── example01.cr.mti
│   ├── example01.mpf
│   ├── exp1_12a.vt
│   ├── exp1_12a.vt.bak
│   ├── exp1_5a.vt
│   ├── exp1_5a.vt.bak
│   ├── exp1_6a
│   ├── exp1_6a.bak
│   ├── exp1_6a.vt
│   ├── exp1_6a.vt.bak
│   ├── exp1_6b
│   ├── exp1_6b.vt
│   ├── exp1_6b.vt.bak
│   ├── exp1_6c.vt
│   ├── exp1_6c.vt.bak
│   ├── exp1_7a.vt
│   ├── exp1_7a.vt.bak
│   ├── exp1_7b.vt
│   ├── exp1_7b.vt.bak
│   ├── exp1_7c.vt
│   ├── exp1_7c.vt.bak
│   ├── exp1_8a.vt
│   ├── exp1_8a.vt.bak
│   └── vsim.wlf
├── Experiment
│   ├── Experiment01
│   │   ├── 01-c1a_module
│   │   │   ├── c1a_module.asm.rpt
│   │   │   ├── c1a_module_assignment_defaults.qdf
│   │   │   ├── c1a_module.done
│   │   │   ├── c1a_module.eda.rpt
│   │   │   ├── c1a_module.fit.rpt
│   │   │   ├── c1a_module.fit.summary
│   │   │   ├── c1a_module.flow.rpt
│   │   │   ├── c1a_module.map.rpt
│   │   │   ├── c1a_module.map.summary
│   │   │   ├── c1a_module_nativelink_simulation.rpt
│   │   │   ├── c1a_module.pin
│   │   │   ├── c1a_module.pof
│   │   │   ├── c1a_module.qpf
│   │   │   ├── c1a_module.qsf
│   │   │   ├── c1a_module.sof
│   │   │   ├── c1a_module.sta.rpt
│   │   │   ├── c1a_module.sta.summary
│   │   │   ├── c1a_module.v
│   │   │   ├── c1a_module.v.bak
│   │   │   ├── db
│   │   │   │   ├── c1a_module.(0).cnf.cdb
│   │   │   │   ├── c1a_module.(0).cnf.hdb
│   │   │   │   ├── c1a_module.amm.cdb
│   │   │   │   ├── c1a_module.asm_labs.ddb
│   │   │   │   ├── c1a_module.asm.qmsg
│   │   │   │   ├── c1a_module.asm.rdb
│   │   │   │   ├── c1a_module.cbx.xml
│   │   │   │   ├── c1a_module.cmp0.ddb
│   │   │   │   ├── c1a_module.cmp1.ddb
│   │   │   │   ├── c1a_module.cmp2.ddb
│   │   │   │   ├── c1a_module.cmp.bpm
│   │   │   │   ├── c1a_module.cmp.cdb
│   │   │   │   ├── c1a_module.cmp.hdb
│   │   │   │   ├── c1a_module.cmp.kpt
│   │   │   │   ├── c1a_module.cmp.logdb
│   │   │   │   ├── c1a_module.cmp_merge.kpt
│   │   │   │   ├── c1a_module.cmp.rdb
│   │   │   │   ├── c1a_module.db_info
│   │   │   │   ├── c1a_module.eda.qmsg
│   │   │   │   ├── c1a_module.fit.qmsg
│   │   │   │   ├── c1a_module.hier_info
│   │   │   │   ├── c1a_module.hif
│   │   │   │   ├── c1a_module.idb.cdb
│   │   │   │   ├── c1a_module.lpc.html
│   │   │   │   ├── c1a_module.lpc.rdb
│   │   │   │   ├── c1a_module.lpc.txt
│   │   │   │   ├── c1a_module.map_bb.cdb
│   │   │   │   ├── c1a_module.map_bb.hdb
│   │   │   │   ├── c1a_module.map_bb.logdb
│   │   │   │   ├── c1a_module.map.bpm
│   │   │   │   ├── c1a_module.map.cdb
│   │   │   │   ├── c1a_module.map.hdb
│   │   │   │   ├── c1a_module.map.kpt
│   │   │   │   ├── c1a_module.map.logdb
│   │   │   │   ├── c1a_module.map.qmsg
│   │   │   │   ├── c1a_module.pre_map.cdb
│   │   │   │   ├── c1a_module.pre_map.hdb
│   │   │   │   ├── c1a_module.rtlv.hdb
│   │   │   │   ├── c1a_module.rtlv_sg.cdb
│   │   │   │   ├── c1a_module.rtlv_sg_swap.cdb
│   │   │   │   ├── c1a_module.sgdiff.cdb
│   │   │   │   ├── c1a_module.sgdiff.hdb
│   │   │   │   ├── c1a_module.sld_design_entry_dsc.sci
│   │   │   │   ├── c1a_module.sld_design_entry.sci
│   │   │   │   ├── c1a_module.smart_action.txt
│   │   │   │   ├── c1a_module.sta_cmp.8_slow.tdb
│   │   │   │   ├── c1a_module.sta.qmsg
│   │   │   │   ├── c1a_module.sta.rdb
│   │   │   │   ├── c1a_module.syn_hier_info
│   │   │   │   ├── c1a_module.tis_db_list.ddb
│   │   │   │   ├── c1a_module.tmw_info
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   └── prev_cmp_c1a_module.qmsg
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── c1a_module.db_info
│   │   │   │   │   ├── c1a_module.root_partition.cmp.cdb
│   │   │   │   │   ├── c1a_module.root_partition.cmp.dfp
│   │   │   │   │   ├── c1a_module.root_partition.cmp.hdb
│   │   │   │   │   ├── c1a_module.root_partition.cmp.kpt
│   │   │   │   │   ├── c1a_module.root_partition.cmp.logdb
│   │   │   │   │   ├── c1a_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── c1a_module.root_partition.map.cdb
│   │   │   │   │   ├── c1a_module.root_partition.map.dpi
│   │   │   │   │   ├── c1a_module.root_partition.map.hbdb.cdb
│   │   │   │   │   ├── c1a_module.root_partition.map.hbdb.hb_info
│   │   │   │   │   ├── c1a_module.root_partition.map.hbdb.hdb
│   │   │   │   │   ├── c1a_module.root_partition.map.hbdb.sig
│   │   │   │   │   ├── c1a_module.root_partition.map.hdb
│   │   │   │   │   └── c1a_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   └── simulation
│   │   │   └── modelsim
│   │   │   ├── c1a_module_fast.vo
│   │   │   ├── c1a_module_modelsim.xrf
│   │   │   ├── c1a_module_run_msim_rtl_verilog.do
│   │   │   ├── c1a_module.sft
│   │   │   ├── c1a_module_v_fast.sdo
│   │   │   ├── c1a_module.vo
│   │   │   ├── c1a_module_v.sdo
│   │   │   ├── c1a_module.vt
│   │   │   ├── c1a_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── c1a_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── c1a_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── 01-c1b_module
│   │   ├── c1b_module.asm.rpt
│   │   ├── c1b_module_assignment_defaults.qdf
│   │   ├── c1b_module.done
│   │   ├── c1b_module.eda.rpt
│   │   ├── c1b_module.fit.rpt
│   │   ├── c1b_module.fit.summary
│   │   ├── c1b_module.flow.rpt
│   │   ├── c1b_module.map.rpt
│   │   ├── c1b_module.map.summary
│   │   ├── c1b_module_nativelink_simulation.rpt
│   │   ├── c1b_module.pin
│   │   ├── c1b_module.pof
│   │   ├── c1b_module.qpf
│   │   ├── c1b_module.qsf
│   │   ├── c1b_module.sof
│   │   ├── c1b_module.sta.rpt
│   │   ├── c1b_module.sta.summary
│   │   ├── c1b_module.v
│   │   ├── c1b_module.v.bak
│   │   ├── db
│   │   │   ├── c1b_module.(0).cnf.cdb
│   │   │   ├── c1b_module.(0).cnf.hdb
│   │   │   ├── c1b_module.amm.cdb
│   │   │   ├── c1b_module.asm_labs.ddb
│   │   │   ├── c1b_module.asm.qmsg
│   │   │   ├── c1b_module.asm.rdb
│   │   │   ├── c1b_module.cbx.xml
│   │   │   ├── c1b_module.cmp0.ddb
│   │   │   ├── c1b_module.cmp1.ddb
│   │   │   ├── c1b_module.cmp2.ddb
│   │   │   ├── c1b_module.cmp.bpm
│   │   │   ├── c1b_module.cmp.cdb
│   │   │   ├── c1b_module.cmp.hdb
│   │   │   ├── c1b_module.cmp.kpt
│   │   │   ├── c1b_module.cmp.logdb
│   │   │   ├── c1b_module.cmp_merge.kpt
│   │   │   ├── c1b_module.cmp.rdb
│   │   │   ├── c1b_module.db_info
│   │   │   ├── c1b_module.eda.qmsg
│   │   │   ├── c1b_module.fit.qmsg
│   │   │   ├── c1b_module.hier_info
│   │   │   ├── c1b_module.hif
│   │   │   ├── c1b_module.idb.cdb
│   │   │   ├── c1b_module.lpc.html
│   │   │   ├── c1b_module.lpc.rdb
│   │   │   ├── c1b_module.lpc.txt
│   │   │   ├── c1b_module.map_bb.cdb
│   │   │   ├── c1b_module.map_bb.hdb
│   │   │   ├── c1b_module.map_bb.logdb
│   │   │   ├── c1b_module.map.bpm
│   │   │   ├── c1b_module.map.cdb
│   │   │   ├── c1b_module.map.hdb
│   │   │   ├── c1b_module.map.kpt
│   │   │   ├── c1b_module.map.logdb
│   │   │   ├── c1b_module.map.qmsg
│   │   │   ├── c1b_module.pre_map.cdb
│   │   │   ├── c1b_module.pre_map.hdb
│   │   │   ├── c1b_module.rtlv.hdb
│   │   │   ├── c1b_module.rtlv_sg.cdb
│   │   │   ├── c1b_module.rtlv_sg_swap.cdb
│   │   │   ├── c1b_module.sgdiff.cdb
│   │   │   ├── c1b_module.sgdiff.hdb
│   │   │   ├── c1b_module.sld_design_entry_dsc.sci
│   │   │   ├── c1b_module.sld_design_entry.sci
│   │   │   ├── c1b_module.smart_action.txt
│   │   │   ├── c1b_module.sta_cmp.8_slow.tdb
│   │   │   ├── c1b_module.sta.qmsg
│   │   │   ├── c1b_module.sta.rdb
│   │   │   ├── c1b_module.syn_hier_info
│   │   │   ├── c1b_module.tis_db_list.ddb
│   │   │   ├── c1b_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_c1b_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── c1b_module.db_info
│   │   │   │   ├── c1b_module.root_partition.cmp.cdb
│   │   │   │   ├── c1b_module.root_partition.cmp.dfp
│   │   │   │   ├── c1b_module.root_partition.cmp.hdb
│   │   │   │   ├── c1b_module.root_partition.cmp.kpt
│   │   │   │   ├── c1b_module.root_partition.cmp.logdb
│   │   │   │   ├── c1b_module.root_partition.cmp.rcfdb
│   │   │   │   ├── c1b_module.root_partition.map.cdb
│   │   │   │   ├── c1b_module.root_partition.map.dpi
│   │   │   │   ├── c1b_module.root_partition.map.hbdb.cdb
│   │   │   │   ├── c1b_module.root_partition.map.hbdb.hb_info
│   │   │   │   ├── c1b_module.root_partition.map.hbdb.hdb
│   │   │   │   ├── c1b_module.root_partition.map.hbdb.sig
│   │   │   │   ├── c1b_module.root_partition.map.hdb
│   │   │   │   └── c1b_module.root_partition.map.kpt
│   │   │   └── README
│   │   └── simulation
│   │   └── modelsim
│   │   ├── c1b_module_fast.vo
│   │   ├── c1b_module_modelsim.xrf
│   │   ├── c1b_module_run_msim_rtl_verilog.do
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak1
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak2
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak3
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak4
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak5
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak6
│   │   ├── c1b_module_run_msim_rtl_verilog.do.bak7
│   │   ├── c1b_module.sft
│   │   ├── c1b_module_v_fast.sdo
│   │   ├── c1b_module.vo
│   │   ├── c1b_module_v.sdo
│   │   ├── c1b_module.vt
│   │   ├── c1b_module.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── c1b_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── c1b_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment02
│   │   ├── 02-c2a_module
│   │   │   ├── c2a_module.asm.rpt
│   │   │   ├── c2a_module.done
│   │   │   ├── c2a_module.eda.rpt
│   │   │   ├── c2a_module.fit.rpt
│   │   │   ├── c2a_module.fit.summary
│   │   │   ├── c2a_module.flow.rpt
│   │   │   ├── c2a_module.map.rpt
│   │   │   ├── c2a_module.map.summary
│   │   │   ├── c2a_module_nativelink_simulation.rpt
│   │   │   ├── c2a_module.pin
│   │   │   ├── c2a_module.pof
│   │   │   ├── c2a_module.qpf
│   │   │   ├── c2a_module.qsf
│   │   │   ├── c2a_module.sof
│   │   │   ├── c2a_module.sta.rpt
│   │   │   ├── c2a_module.sta.summary
│   │   │   ├── c2a_module.v
│   │   │   ├── c2a_module.v.bak
│   │   │   ├── db
│   │   │   │   ├── c2a_module.(0).cnf.cdb
│   │   │   │   ├── c2a_module.(0).cnf.hdb
│   │   │   │   ├── c2a_module.amm.cdb
│   │   │   │   ├── c2a_module.asm_labs.ddb
│   │   │   │   ├── c2a_module.asm.qmsg
│   │   │   │   ├── c2a_module.asm.rdb
│   │   │   │   ├── c2a_module.cbx.xml
│   │   │   │   ├── c2a_module.cmp0.ddb
│   │   │   │   ├── c2a_module.cmp1.ddb
│   │   │   │   ├── c2a_module.cmp2.ddb
│   │   │   │   ├── c2a_module.cmp.bpm
│   │   │   │   ├── c2a_module.cmp.cdb
│   │   │   │   ├── c2a_module.cmp.hdb
│   │   │   │   ├── c2a_module.cmp.kpt
│   │   │   │   ├── c2a_module.cmp.logdb
│   │   │   │   ├── c2a_module.cmp_merge.kpt
│   │   │   │   ├── c2a_module.cmp.rdb
│   │   │   │   ├── c2a_module.db_info
│   │   │   │   ├── c2a_module.eda.qmsg
│   │   │   │   ├── c2a_module.fit.qmsg
│   │   │   │   ├── c2a_module.hier_info
│   │   │   │   ├── c2a_module.hif
│   │   │   │   ├── c2a_module.idb.cdb
│   │   │   │   ├── c2a_module.lpc.html
│   │   │   │   ├── c2a_module.lpc.rdb
│   │   │   │   ├── c2a_module.lpc.txt
│   │   │   │   ├── c2a_module.map_bb.cdb
│   │   │   │   ├── c2a_module.map_bb.hdb
│   │   │   │   ├── c2a_module.map_bb.logdb
│   │   │   │   ├── c2a_module.map.bpm
│   │   │   │   ├── c2a_module.map.cdb
│   │   │   │   ├── c2a_module.map.hdb
│   │   │   │   ├── c2a_module.map.kpt
│   │   │   │   ├── c2a_module.map.logdb
│   │   │   │   ├── c2a_module.map.qmsg
│   │   │   │   ├── c2a_module.pre_map.cdb
│   │   │   │   ├── c2a_module.pre_map.hdb
│   │   │   │   ├── c2a_module.rtlv.hdb
│   │   │   │   ├── c2a_module.rtlv_sg.cdb
│   │   │   │   ├── c2a_module.rtlv_sg_swap.cdb
│   │   │   │   ├── c2a_module.sgdiff.cdb
│   │   │   │   ├── c2a_module.sgdiff.hdb
│   │   │   │   ├── c2a_module.sld_design_entry_dsc.sci
│   │   │   │   ├── c2a_module.sld_design_entry.sci
│   │   │   │   ├── c2a_module.smart_action.txt
│   │   │   │   ├── c2a_module.sta_cmp.8_slow.tdb
│   │   │   │   ├── c2a_module.sta.qmsg
│   │   │   │   ├── c2a_module.sta.rdb
│   │   │   │   ├── c2a_module.syn_hier_info
│   │   │   │   ├── c2a_module.tis_db_list.ddb
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   └── prev_cmp_c2a_module.qmsg
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── c2a_module.db_info
│   │   │   │   │   ├── c2a_module.root_partition.cmp.cdb
│   │   │   │   │   ├── c2a_module.root_partition.cmp.dfp
│   │   │   │   │   ├── c2a_module.root_partition.cmp.hdb
│   │   │   │   │   ├── c2a_module.root_partition.cmp.kpt
│   │   │   │   │   ├── c2a_module.root_partition.cmp.logdb
│   │   │   │   │   ├── c2a_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── c2a_module.root_partition.map.cdb
│   │   │   │   │   ├── c2a_module.root_partition.map.dpi
│   │   │   │   │   ├── c2a_module.root_partition.map.hbdb.cdb
│   │   │   │   │   ├── c2a_module.root_partition.map.hbdb.hb_info
│   │   │   │   │   ├── c2a_module.root_partition.map.hbdb.hdb
│   │   │   │   │   ├── c2a_module.root_partition.map.hbdb.sig
│   │   │   │   │   ├── c2a_module.root_partition.map.hdb
│   │   │   │   │   └── c2a_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   └── simulation
│   │   │   └── modelsim
│   │   │   ├── c2a_module_fast.vo
│   │   │   ├── c2a_module_modelsim.xrf
│   │   │   ├── c2a_module_run_msim_rtl_verilog.do
│   │   │   ├── c2a_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── c2a_module.sft
│   │   │   ├── c2a_module_v_fast.sdo
│   │   │   ├── c2a_module.vo
│   │   │   ├── c2a_module_v.sdo
│   │   │   ├── c2a_module.vt
│   │   │   ├── c2a_module.vt.bak
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── c2a_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── c2a_module_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   └── _vmake
│   │   │   └── vsim.wlf
│   │   └── 02-c2b_module
│   │   ├── c2b_module.asm.rpt
│   │   ├── c2b_module.done
│   │   ├── c2b_module.eda.rpt
│   │   ├── c2b_module.fit.rpt
│   │   ├── c2b_module.fit.summary
│   │   ├── c2b_module.flow.rpt
│   │   ├── c2b_module.map.rpt
│   │   ├── c2b_module.map.summary
│   │   ├── c2b_module_nativelink_simulation.rpt
│   │   ├── c2b_module.pin
│   │   ├── c2b_module.pof
│   │   ├── c2b_module.qpf
│   │   ├── c2b_module.qsf
│   │   ├── c2b_module.sof
│   │   ├── c2b_module.sta.rpt
│   │   ├── c2b_module.sta.summary
│   │   ├── c2b_module.v
│   │   ├── c2b_module.v.bak
│   │   ├── db
│   │   │   ├── c2b_module.(0).cnf.cdb
│   │   │   ├── c2b_module.(0).cnf.hdb
│   │   │   ├── c2b_module.amm.cdb
│   │   │   ├── c2b_module.asm_labs.ddb
│   │   │   ├── c2b_module.asm.qmsg
│   │   │   ├── c2b_module.asm.rdb
│   │   │   ├── c2b_module.cbx.xml
│   │   │   ├── c2b_module.cmp0.ddb
│   │   │   ├── c2b_module.cmp1.ddb
│   │   │   ├── c2b_module.cmp2.ddb
│   │   │   ├── c2b_module.cmp.bpm
│   │   │   ├── c2b_module.cmp.cdb
│   │   │   ├── c2b_module.cmp.hdb
│   │   │   ├── c2b_module.cmp.kpt
│   │   │   ├── c2b_module.cmp.logdb
│   │   │   ├── c2b_module.cmp_merge.kpt
│   │   │   ├── c2b_module.cmp.rdb
│   │   │   ├── c2b_module.db_info
│   │   │   ├── c2b_module.eda.qmsg
│   │   │   ├── c2b_module.fit.qmsg
│   │   │   ├── c2b_module.hier_info
│   │   │   ├── c2b_module.hif
│   │   │   ├── c2b_module.idb.cdb
│   │   │   ├── c2b_module.lpc.html
│   │   │   ├── c2b_module.lpc.rdb
│   │   │   ├── c2b_module.lpc.txt
│   │   │   ├── c2b_module.map_bb.cdb
│   │   │   ├── c2b_module.map_bb.hdb
│   │   │   ├── c2b_module.map_bb.logdb
│   │   │   ├── c2b_module.map.bpm
│   │   │   ├── c2b_module.map.cdb
│   │   │   ├── c2b_module.map.hdb
│   │   │   ├── c2b_module.map.kpt
│   │   │   ├── c2b_module.map.logdb
│   │   │   ├── c2b_module.map.qmsg
│   │   │   ├── c2b_module.pre_map.cdb
│   │   │   ├── c2b_module.pre_map.hdb
│   │   │   ├── c2b_module.rtlv.hdb
│   │   │   ├── c2b_module.rtlv_sg.cdb
│   │   │   ├── c2b_module.rtlv_sg_swap.cdb
│   │   │   ├── c2b_module.sgdiff.cdb
│   │   │   ├── c2b_module.sgdiff.hdb
│   │   │   ├── c2b_module.sld_design_entry_dsc.sci
│   │   │   ├── c2b_module.sld_design_entry.sci
│   │   │   ├── c2b_module.smart_action.txt
│   │   │   ├── c2b_module.sta_cmp.8_slow.tdb
│   │   │   ├── c2b_module.sta.qmsg
│   │   │   ├── c2b_module.sta.rdb
│   │   │   ├── c2b_module.syn_hier_info
│   │   │   ├── c2b_module.tis_db_list.ddb
│   │   │   ├── c2b_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_c2b_module.qmsg
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── c2b_module.db_info
│   │   │   │   ├── c2b_module.root_partition.cmp.cdb
│   │   │   │   ├── c2b_module.root_partition.cmp.dfp
│   │   │   │   ├── c2b_module.root_partition.cmp.hdb
│   │   │   │   ├── c2b_module.root_partition.cmp.kpt
│   │   │   │   ├── c2b_module.root_partition.cmp.logdb
│   │   │   │   ├── c2b_module.root_partition.cmp.rcfdb
│   │   │   │   ├── c2b_module.root_partition.map.cdb
│   │   │   │   ├── c2b_module.root_partition.map.dpi
│   │   │   │   ├── c2b_module.root_partition.map.hbdb.cdb
│   │   │   │   ├── c2b_module.root_partition.map.hbdb.hb_info
│   │   │   │   ├── c2b_module.root_partition.map.hbdb.hdb
│   │   │   │   ├── c2b_module.root_partition.map.hbdb.sig
│   │   │   │   ├── c2b_module.root_partition.map.hdb
│   │   │   │   └── c2b_module.root_partition.map.kpt
│   │   │   └── README
│   │   └── simulation
│   │   └── modelsim
│   │   ├── c2b_module_fast.vo
│   │   ├── c2b_module_modelsim.xrf
│   │   ├── c2b_module_run_msim_rtl_verilog.do
│   │   ├── c2b_module.sft
│   │   ├── c2b_module_v_fast.sdo
│   │   ├── c2b_module.vo
│   │   ├── c2b_module_v.sdo
│   │   ├── c2b_module.vt
│   │   ├── c2b_module.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── c2b_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── c2b_module_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment03
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_tx_module.qmsg
│   │   │   ├── tx_module.(0).cnf.cdb
│   │   │   ├── tx_module.(0).cnf.hdb
│   │   │   ├── tx_module.amm.cdb
│   │   │   ├── tx_module.asm_labs.ddb
│   │   │   ├── tx_module.asm.qmsg
│   │   │   ├── tx_module.asm.rdb
│   │   │   ├── tx_module.cbx.xml
│   │   │   ├── tx_module.cmp.bpm
│   │   │   ├── tx_module.cmp.cdb
│   │   │   ├── tx_module.cmp.hdb
│   │   │   ├── tx_module.cmp.kpt
│   │   │   ├── tx_module.cmp.logdb
│   │   │   ├── tx_module.cmp_merge.kpt
│   │   │   ├── tx_module.cmp.rdb
│   │   │   ├── tx_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   ├── tx_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   ├── tx_module.db_info
│   │   │   ├── tx_module.eda.qmsg
│   │   │   ├── tx_module.fit.qmsg
│   │   │   ├── tx_module.hier_info
│   │   │   ├── tx_module.hif
│   │   │   ├── tx_module.idb.cdb
│   │   │   ├── tx_module.lpc.html
│   │   │   ├── tx_module.lpc.rdb
│   │   │   ├── tx_module.lpc.txt
│   │   │   ├── tx_module.map_bb.cdb
│   │   │   ├── tx_module.map_bb.hdb
│   │   │   ├── tx_module.map_bb.logdb
│   │   │   ├── tx_module.map.bpm
│   │   │   ├── tx_module.map.cdb
│   │   │   ├── tx_module.map.hdb
│   │   │   ├── tx_module.map.kpt
│   │   │   ├── tx_module.map.logdb
│   │   │   ├── tx_module.map.qmsg
│   │   │   ├── tx_module.mif_update.qmsg
│   │   │   ├── tx_module.pre_map.cdb
│   │   │   ├── tx_module.pre_map.hdb
│   │   │   ├── tx_module.rpp.qmsg
│   │   │   ├── tx_module.rtlv.hdb
│   │   │   ├── tx_module.rtlv_sg.cdb
│   │   │   ├── tx_module.rtlv_sg_swap.cdb
│   │   │   ├── tx_module.sgate.rvd
│   │   │   ├── tx_module.sgate_sm.rvd
│   │   │   ├── tx_module.sgdiff.cdb
│   │   │   ├── tx_module.sgdiff.hdb
│   │   │   ├── tx_module.sld_design_entry_dsc.sci
│   │   │   ├── tx_module.sld_design_entry.sci
│   │   │   ├── tx_module.smart_action.txt
│   │   │   ├── tx_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   ├── tx_module.sta.qmsg
│   │   │   ├── tx_module.sta.rdb
│   │   │   ├── tx_module.syn_hier_info
│   │   │   ├── tx_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── tx_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── tx_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   └── tx_module.tis_db_list.ddb
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── tx_module.db_info
│   │   │   │   ├── tx_module.root_partition.cmp.cbp
│   │   │   │   ├── tx_module.root_partition.cmp.cdb
│   │   │   │   ├── tx_module.root_partition.cmp.dfp
│   │   │   │   ├── tx_module.root_partition.cmp.hdb
│   │   │   │   ├── tx_module.root_partition.cmp.kpt
│   │   │   │   ├── tx_module.root_partition.cmp.logdb
│   │   │   │   ├── tx_module.root_partition.cmp.rcfdb
│   │   │   │   ├── tx_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── tx_module.root_partition.map.cbp
│   │   │   │   ├── tx_module.root_partition.map.cdb
│   │   │   │   ├── tx_module.root_partition.map.dpi
│   │   │   │   ├── tx_module.root_partition.map.hdb
│   │   │   │   └── tx_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   ├── tx_module
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── tx_module_simulaion
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── _vmake
│   │   │   ├── tx_module_6_1200mv_0c_slow.vo
│   │   │   ├── tx_module_6_1200mv_0c_v_slow.sdo
│   │   │   ├── tx_module_6_1200mv_85c_slow.vo
│   │   │   ├── tx_module_6_1200mv_85c_v_slow.sdo
│   │   │   ├── tx_module_min_1200mv_0c_fast.vo
│   │   │   ├── tx_module_min_1200mv_0c_v_fast.sdo
│   │   │   ├── tx_module_modelsim.xrf
│   │   │   ├── tx_module_run_msim_rtl_verilog.do
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak1
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak2
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak3
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak4
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak5
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak6
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak7
│   │   │   ├── tx_module_run_msim_rtl_verilog.do.bak8
│   │   │   ├── tx_module.sft
│   │   │   ├── tx_module.vo
│   │   │   ├── tx_module_v.sdo
│   │   │   ├── tx_module.vt
│   │   │   ├── tx_module.vt.bak
│   │   │   ├── vsim.wlf
│   │   │   └── wave.do
│   │   ├── tx_module.asm.rpt
│   │   ├── tx_module.done
│   │   ├── tx_module.eda.rpt
│   │   ├── tx_module.fit.rpt
│   │   ├── tx_module.fit.summary
│   │   ├── tx_module.flow.rpt
│   │   ├── tx_module.map.rpt
│   │   ├── tx_module.map.summary
│   │   ├── tx_module.mif_update.rpt
│   │   ├── tx_module_nativelink_simulation.rpt
│   │   ├── tx_module.pin
│   │   ├── tx_module.qpf
│   │   ├── tx_module.qsf
│   │   ├── tx_module.sof
│   │   ├── tx_module.sta.rpt
│   │   ├── tx_module.sta.summary
│   │   ├── tx_module.v
│   │   └── tx_module.v.bak
│   ├── Experiment04
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_tx_module2.qmsg
│   │   │   ├── tx_module2.(0).cnf.cdb
│   │   │   ├── tx_module2.(0).cnf.hdb
│   │   │   ├── tx_module2.amm.cdb
│   │   │   ├── tx_module2.asm_labs.ddb
│   │   │   ├── tx_module2.asm.qmsg
│   │   │   ├── tx_module2.asm.rdb
│   │   │   ├── tx_module2.cbx.xml
│   │   │   ├── tx_module2.cdb.qmsg
│   │   │   ├── tx_module2.cmp.bpm
│   │   │   ├── tx_module2.cmp.cdb
│   │   │   ├── tx_module2.cmp.hdb
│   │   │   ├── tx_module2.cmp.kpt
│   │   │   ├── tx_module2.cmp.logdb
│   │   │   ├── tx_module2.cmp_merge.kpt
│   │   │   ├── tx_module2.cmp.rdb
│   │   │   ├── tx_module2.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   ├── tx_module2.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   ├── tx_module2.db_info
│   │   │   ├── tx_module2.eda.qmsg
│   │   │   ├── tx_module2.fit.qmsg
│   │   │   ├── tx_module2.hier_info
│   │   │   ├── tx_module2.hif
│   │   │   ├── tx_module2.idb.cdb
│   │   │   ├── tx_module2.lpc.html
│   │   │   ├── tx_module2.lpc.rdb
│   │   │   ├── tx_module2.lpc.txt
│   │   │   ├── tx_module2.map_bb.cdb
│   │   │   ├── tx_module2.map_bb.hdb
│   │   │   ├── tx_module2.map_bb.logdb
│   │   │   ├── tx_module2.map.bpm
│   │   │   ├── tx_module2.map.cdb
│   │   │   ├── tx_module2.map.hdb
│   │   │   ├── tx_module2.map.kpt
│   │   │   ├── tx_module2.map.logdb
│   │   │   ├── tx_module2.map.qmsg
│   │   │   ├── tx_module2.pre_map.cdb
│   │   │   ├── tx_module2.pre_map.hdb
│   │   │   ├── tx_module2.rpp.qmsg
│   │   │   ├── tx_module2.rtlv.hdb
│   │   │   ├── tx_module2.rtlv_sg.cdb
│   │   │   ├── tx_module2.rtlv_sg_swap.cdb
│   │   │   ├── tx_module2.sgate.rvd
│   │   │   ├── tx_module2.sgate_sm.rvd
│   │   │   ├── tx_module2.sgdiff.cdb
│   │   │   ├── tx_module2.sgdiff.hdb
│   │   │   ├── tx_module2.sld_design_entry_dsc.sci
│   │   │   ├── tx_module2.sld_design_entry.sci
│   │   │   ├── tx_module2.smart_action.txt
│   │   │   ├── tx_module2.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   ├── tx_module2.sta.qmsg
│   │   │   ├── tx_module2.sta.rdb
│   │   │   ├── tx_module2.syn_hier_info
│   │   │   ├── tx_module2.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── tx_module2.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── tx_module2.tiscmp.slow_1200mv_85c.ddb
│   │   │   └── tx_module2.tis_db_list.ddb
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── tx_module2.db_info
│   │   │   │   ├── tx_module2.root_partition.cmp.cbp
│   │   │   │   ├── tx_module2.root_partition.cmp.cdb
│   │   │   │   ├── tx_module2.root_partition.cmp.dfp
│   │   │   │   ├── tx_module2.root_partition.cmp.hdb
│   │   │   │   ├── tx_module2.root_partition.cmp.kpt
│   │   │   │   ├── tx_module2.root_partition.cmp.logdb
│   │   │   │   ├── tx_module2.root_partition.cmp.rcfdb
│   │   │   │   ├── tx_module2.root_partition.cmp.re.rcfdb
│   │   │   │   ├── tx_module2.root_partition.map.cbp
│   │   │   │   ├── tx_module2.root_partition.map.cdb
│   │   │   │   ├── tx_module2.root_partition.map.dpi
│   │   │   │   ├── tx_module2.root_partition.map.hdb
│   │   │   │   └── tx_module2.root_partition.map.kpt
│   │   │   └── README
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   ├── tx_module2
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── tx_module2_simulation
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── _vmake
│   │   │   ├── tx_module2_6_1200mv_0c_slow.vo
│   │   │   ├── tx_module2_6_1200mv_0c_v_slow.sdo
│   │   │   ├── tx_module2_6_1200mv_85c_slow.vo
│   │   │   ├── tx_module2_6_1200mv_85c_v_slow.sdo
│   │   │   ├── tx_module2_min_1200mv_0c_fast.vo
│   │   │   ├── tx_module2_min_1200mv_0c_v_fast.sdo
│   │   │   ├── tx_module2_modelsim.xrf
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak1
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak10
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak11
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak2
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak3
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak4
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak5
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak6
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak7
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak8
│   │   │   ├── tx_module2_run_msim_rtl_verilog.do.bak9
│   │   │   ├── tx_module2.sft
│   │   │   ├── tx_module2.vo
│   │   │   ├── tx_module2_v.sdo
│   │   │   ├── tx_module2.vt
│   │   │   ├── tx_module2.vt.bak
│   │   │   └── vsim.wlf
│   │   ├── tx_module2.asm.rpt
│   │   ├── tx_module2.done
│   │   ├── tx_module2.eda.rpt
│   │   ├── tx_module2.fit.eqn
│   │   ├── tx_module2.fit.rpt
│   │   ├── tx_module2.fit.summary
│   │   ├── tx_module2.flow.rpt
│   │   ├── tx_module2.map.rpt
│   │   ├── tx_module2.map.smsg
│   │   ├── tx_module2.map.summary
│   │   ├── tx_module2_nativelink_simulation.rpt
│   │   ├── tx_module2.pin
│   │   ├── tx_module2.qpf
│   │   ├── tx_module2.qsf
│   │   ├── tx_module2.sof
│   │   ├── tx_module2.sta.rpt
│   │   ├── tx_module2.sta.summary
│   │   ├── tx_module2.v
│   │   └── tx_module2.v.bak
│   ├── Experiment05
│   │   ├── control_module
│   │   │   ├── control_module.asm.rpt
│   │   │   ├── control_module.done
│   │   │   ├── control_module.fit.rpt
│   │   │   ├── control_module.fit.summary
│   │   │   ├── control_module.flow.rpt
│   │   │   ├── control_module.map.rpt
│   │   │   ├── control_module.map.summary
│   │   │   ├── control_module.pin
│   │   │   ├── control_module.qpf
│   │   │   ├── control_module.qsf
│   │   │   ├── control_module.sof
│   │   │   ├── control_module.sta.rpt
│   │   │   ├── control_module.sta.summary
│   │   │   ├── control_module.v
│   │   │   ├── control_module.v.bak
│   │   │   ├── db
│   │   │   │   ├── control_module.(0).cnf.cdb
│   │   │   │   ├── control_module.(0).cnf.hdb
│   │   │   │   ├── control_module.amm.cdb
│   │   │   │   ├── control_module.asm_labs.ddb
│   │   │   │   ├── control_module.asm.qmsg
│   │   │   │   ├── control_module.asm.rdb
│   │   │   │   ├── control_module.cbx.xml
│   │   │   │   ├── control_module.cmp.bpm
│   │   │   │   ├── control_module.cmp.cdb
│   │   │   │   ├── control_module.cmp.hdb
│   │   │   │   ├── control_module.cmp.kpt
│   │   │   │   ├── control_module.cmp.logdb
│   │   │   │   ├── control_module.cmp_merge.kpt
│   │   │   │   ├── control_module.cmp.rdb
│   │   │   │   ├── control_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   │   ├── control_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   │   ├── control_module.db_info
│   │   │   │   ├── control_module.fit.qmsg
│   │   │   │   ├── control_module.hier_info
│   │   │   │   ├── control_module.hif
│   │   │   │   ├── control_module.idb.cdb
│   │   │   │   ├── control_module.lpc.html
│   │   │   │   ├── control_module.lpc.rdb
│   │   │   │   ├── control_module.lpc.txt
│   │   │   │   ├── control_module.map_bb.cdb
│   │   │   │   ├── control_module.map_bb.hdb
│   │   │   │   ├── control_module.map_bb.logdb
│   │   │   │   ├── control_module.map.bpm
│   │   │   │   ├── control_module.map.cdb
│   │   │   │   ├── control_module.map.hdb
│   │   │   │   ├── control_module.map.kpt
│   │   │   │   ├── control_module.map.logdb
│   │   │   │   ├── control_module.map.qmsg
│   │   │   │   ├── control_module.pre_map.cdb
│   │   │   │   ├── control_module.pre_map.hdb
│   │   │   │   ├── control_module.rtlv.hdb
│   │   │   │   ├── control_module.rtlv_sg.cdb
│   │   │   │   ├── control_module.rtlv_sg_swap.cdb
│   │   │   │   ├── control_module.sgdiff.cdb
│   │   │   │   ├── control_module.sgdiff.hdb
│   │   │   │   ├── control_module.sld_design_entry_dsc.sci
│   │   │   │   ├── control_module.sld_design_entry.sci
│   │   │   │   ├── control_module.smart_action.txt
│   │   │   │   ├── control_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   │   ├── control_module.sta.qmsg
│   │   │   │   ├── control_module.sta.rdb
│   │   │   │   ├── control_module.syn_hier_info
│   │   │   │   ├── control_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   │   ├── control_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   │   ├── control_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   │   ├── control_module.tis_db_list.ddb
│   │   │   │   ├── control_module.tmw_info
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   └── prev_cmp_control_module.qmsg
│   │   │   └── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── control_module.db_info
│   │   │   │   ├── control_module.root_partition.cmp.cbp
│   │   │   │   ├── control_module.root_partition.cmp.cdb
│   │   │   │   ├── control_module.root_partition.cmp.dfp
│   │   │   │   ├── control_module.root_partition.cmp.hdb
│   │   │   │   ├── control_module.root_partition.cmp.kpt
│   │   │   │   ├── control_module.root_partition.cmp.logdb
│   │   │   │   ├── control_module.root_partition.cmp.rcfdb
│   │   │   │   ├── control_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── control_module.root_partition.map.cbp
│   │   │   │   ├── control_module.root_partition.map.cdb
│   │   │   │   ├── control_module.root_partition.map.dpi
│   │   │   │   ├── control_module.root_partition.map.hdb
│   │   │   │   └── control_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── db
│   │   │   ├── exp5_env.(0).cnf.cdb
│   │   │   ├── exp5_env.(0).cnf.hdb
│   │   │   ├── exp5_env.(1).cnf.cdb
│   │   │   ├── exp5_env.(1).cnf.hdb
│   │   │   ├── exp5_env.(2).cnf.cdb
│   │   │   ├── exp5_env.(2).cnf.hdb
│   │   │   ├── exp5_env.amm.cdb
│   │   │   ├── exp5_env.asm_labs.ddb
│   │   │   ├── exp5_env.asm.qmsg
│   │   │   ├── exp5_env.asm.rdb
│   │   │   ├── exp5_env.cbx.xml
│   │   │   ├── exp5_env.cmp.bpm
│   │   │   ├── exp5_env.cmp.cdb
│   │   │   ├── exp5_env.cmp.hdb
│   │   │   ├── exp5_env.cmp.kpt
│   │   │   ├── exp5_env.cmp.logdb
│   │   │   ├── exp5_env.cmp_merge.kpt
│   │   │   ├── exp5_env.cmp.rdb
│   │   │   ├── exp5_env.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   ├── exp5_env.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   ├── exp5_env.db_info
│   │   │   ├── exp5_env.eda.qmsg
│   │   │   ├── exp5_env.fit.qmsg
│   │   │   ├── exp5_env.hier_info
│   │   │   ├── exp5_env.hif
│   │   │   ├── exp5_env.idb.cdb
│   │   │   ├── exp5_env.lpc.html
│   │   │   ├── exp5_env.lpc.rdb
│   │   │   ├── exp5_env.lpc.txt
│   │   │   ├── exp5_env.map_bb.cdb
│   │   │   ├── exp5_env.map_bb.hdb
│   │   │   ├── exp5_env.map_bb.logdb
│   │   │   ├── exp5_env.map.bpm
│   │   │   ├── exp5_env.map.cdb
│   │   │   ├── exp5_env.map.hdb
│   │   │   ├── exp5_env.map.kpt
│   │   │   ├── exp5_env.map.logdb
│   │   │   ├── exp5_env.map.qmsg
│   │   │   ├── exp5_env.pre_map.cdb
│   │   │   ├── exp5_env.pre_map.hdb
│   │   │   ├── exp5_env.rtlv.hdb
│   │   │   ├── exp5_env.rtlv_sg.cdb
│   │   │   ├── exp5_env.rtlv_sg_swap.cdb
│   │   │   ├── exp5_env.sgdiff.cdb
│   │   │   ├── exp5_env.sgdiff.hdb
│   │   │   ├── exp5_env.sld_design_entry_dsc.sci
│   │   │   ├── exp5_env.sld_design_entry.sci
│   │   │   ├── exp5_env.smart_action.txt
│   │   │   ├── exp5_env.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   ├── exp5_env.sta.qmsg
│   │   │   ├── exp5_env.sta.rdb
│   │   │   ├── exp5_env.syn_hier_info
│   │   │   ├── exp5_env.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── exp5_env.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── exp5_env.tiscmp.slow_1200mv_85c.ddb
│   │   │   ├── exp5_env.tis_db_list.ddb
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_exp5_env.qmsg
│   │   ├── exp5_env.asm.rpt
│   │   ├── exp5_env.done
│   │   ├── exp5_env.dpf
│   │   ├── exp5_env.eda.rpt
│   │   ├── exp5_env.fit.rpt
│   │   ├── exp5_env.fit.summary
│   │   ├── exp5_env.flow.rpt
│   │   ├── exp5_env.map.rpt
│   │   ├── exp5_env.map.summary
│   │   ├── exp5_env_nativelink_simulation.rpt
│   │   ├── exp5_env.pin
│   │   ├── exp5_env.qpf
│   │   ├── exp5_env.qsf
│   │   ├── exp5_env.sof
│   │   ├── exp5_env.sta.rpt
│   │   ├── exp5_env.sta.summary
│   │   ├── exp5_env.v
│   │   ├── exp5_env.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── exp5_env.db_info
│   │   │   │   ├── exp5_env.root_partition.cmp.cbp
│   │   │   │   ├── exp5_env.root_partition.cmp.cdb
│   │   │   │   ├── exp5_env.root_partition.cmp.dfp
│   │   │   │   ├── exp5_env.root_partition.cmp.hdb
│   │   │   │   ├── exp5_env.root_partition.cmp.kpt
│   │   │   │   ├── exp5_env.root_partition.cmp.logdb
│   │   │   │   ├── exp5_env.root_partition.cmp.rcfdb
│   │   │   │   ├── exp5_env.root_partition.cmp.re.rcfdb
│   │   │   │   ├── exp5_env.root_partition.map.cbp
│   │   │   │   ├── exp5_env.root_partition.map.cdb
│   │   │   │   ├── exp5_env.root_partition.map.dpi
│   │   │   │   ├── exp5_env.root_partition.map.hdb
│   │   │   │   └── exp5_env.root_partition.map.kpt
│   │   │   └── README
│   │   ├── rom_module
│   │   │   ├── db
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   ├── rom_module.(0).cnf.cdb
│   │   │   │   ├── rom_module.(0).cnf.hdb
│   │   │   │   ├── rom_module.amm.cdb
│   │   │   │   ├── rom_module.asm_labs.ddb
│   │   │   │   ├── rom_module.asm.qmsg
│   │   │   │   ├── rom_module.asm.rdb
│   │   │   │   ├── rom_module.cbx.xml
│   │   │   │   ├── rom_module.cmp.bpm
│   │   │   │   ├── rom_module.cmp.cdb
│   │   │   │   ├── rom_module.cmp.hdb
│   │   │   │   ├── rom_module.cmp.kpt
│   │   │   │   ├── rom_module.cmp.logdb
│   │   │   │   ├── rom_module.cmp_merge.kpt
│   │   │   │   ├── rom_module.cmp.rdb
│   │   │   │   ├── rom_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   │   ├── rom_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   │   ├── rom_module.db_info
│   │   │   │   ├── rom_module.fit.qmsg
│   │   │   │   ├── rom_module.hier_info
│   │   │   │   ├── rom_module.hif
│   │   │   │   ├── rom_module.idb.cdb
│   │   │   │   ├── rom_module.lpc.html
│   │   │   │   ├── rom_module.lpc.rdb
│   │   │   │   ├── rom_module.lpc.txt
│   │   │   │   ├── rom_module.map_bb.cdb
│   │   │   │   ├── rom_module.map_bb.hdb
│   │   │   │   ├── rom_module.map_bb.logdb
│   │   │   │   ├── rom_module.map.bpm
│   │   │   │   ├── rom_module.map.cdb
│   │   │   │   ├── rom_module.map.hdb
│   │   │   │   ├── rom_module.map.kpt
│   │   │   │   ├── rom_module.map.logdb
│   │   │   │   ├── rom_module.map.qmsg
│   │   │   │   ├── rom_module.pre_map.cdb
│   │   │   │   ├── rom_module.pre_map.hdb
│   │   │   │   ├── rom_module.rtlv.hdb
│   │   │   │   ├── rom_module.rtlv_sg.cdb
│   │   │   │   ├── rom_module.rtlv_sg_swap.cdb
│   │   │   │   ├── rom_module.sgdiff.cdb
│   │   │   │   ├── rom_module.sgdiff.hdb
│   │   │   │   ├── rom_module.sld_design_entry_dsc.sci
│   │   │   │   ├── rom_module.sld_design_entry.sci
│   │   │   │   ├── rom_module.smart_action.txt
│   │   │   │   ├── rom_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   │   ├── rom_module.sta.qmsg
│   │   │   │   ├── rom_module.sta.rdb
│   │   │   │   ├── rom_module.syn_hier_info
│   │   │   │   ├── rom_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   │   ├── rom_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   │   ├── rom_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   │   ├── rom_module.tis_db_list.ddb
│   │   │   │   └── rom_module.tmw_info
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── rom_module.db_info
│   │   │   │   │   ├── rom_module.root_partition.cmp.cbp
│   │   │   │   │   ├── rom_module.root_partition.cmp.cdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.dfp
│   │   │   │   │   ├── rom_module.root_partition.cmp.hdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.kpt
│   │   │   │   │   ├── rom_module.root_partition.cmp.logdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── rom_module.root_partition.map.cdb
│   │   │   │   │   ├── rom_module.root_partition.map.dpi
│   │   │   │   │   ├── rom_module.root_partition.map.hdb
│   │   │   │   │   └── rom_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   ├── rom_module.asm.rpt
│   │   │   ├── rom_module.done
│   │   │   ├── rom_module.fit.rpt
│   │   │   ├── rom_module.fit.summary
│   │   │   ├── rom_module.flow.rpt
│   │   │   ├── rom_module.map.rpt
│   │   │   ├── rom_module.map.summary
│   │   │   ├── rom_module.pin
│   │   │   ├── rom_module.qpf
│   │   │   ├── rom_module.qsf
│   │   │   ├── rom_module.sof
│   │   │   ├── rom_module.sta.rpt
│   │   │   ├── rom_module.sta.summary
│   │   │   ├── rom_module.v
│   │   │   └── rom_module.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── exp5_env_6_1200mv_0c_slow.vo
│   │   ├── exp5_env_6_1200mv_0c_v_slow.sdo
│   │   ├── exp5_env_6_1200mv_85c_slow.vo
│   │   ├── exp5_env_6_1200mv_85c_v_slow.sdo
│   │   ├── exp5_env_min_1200mv_0c_fast.vo
│   │   ├── exp5_env_min_1200mv_0c_v_fast.sdo
│   │   ├── exp5_env_modelsim.xrf
│   │   ├── exp5_env_run_msim_rtl_verilog.do
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak1
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak2
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak3
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak4
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak5
│   │   ├── exp5_env_run_msim_rtl_verilog.do.bak6
│   │   ├── exp5_env.sft
│   │   ├── exp5_env.vo
│   │   ├── exp5_env_v.sdo
│   │   ├── exp5_env.vt
│   │   ├── exp5_env.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── control_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp5_env
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp5_env_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── rom_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   ├── Experiment06
│   │   ├── control_module
│   │   │   ├── control_module.asm.rpt
│   │   │   ├── control_module.done
│   │   │   ├── control_module.fit.rpt
│   │   │   ├── control_module.fit.summary
│   │   │   ├── control_module.flow.rpt
│   │   │   ├── control_module.map.rpt
│   │   │   ├── control_module.map.summary
│   │   │   ├── control_module.pin
│   │   │   ├── control_module.qpf
│   │   │   ├── control_module.qsf
│   │   │   ├── control_module.sof
│   │   │   ├── control_module.sta.rpt
│   │   │   ├── control_module.sta.summary
│   │   │   ├── control_module.v
│   │   │   ├── control_module.v.bak
│   │   │   ├── db
│   │   │   │   ├── control_module.(0).cnf.cdb
│   │   │   │   ├── control_module.(0).cnf.hdb
│   │   │   │   ├── control_module.amm.cdb
│   │   │   │   ├── control_module.asm_labs.ddb
│   │   │   │   ├── control_module.asm.qmsg
│   │   │   │   ├── control_module.asm.rdb
│   │   │   │   ├── control_module.cbx.xml
│   │   │   │   ├── control_module.cmp.bpm
│   │   │   │   ├── control_module.cmp.cdb
│   │   │   │   ├── control_module.cmp.hdb
│   │   │   │   ├── control_module.cmp.kpt
│   │   │   │   ├── control_module.cmp.logdb
│   │   │   │   ├── control_module.cmp_merge.kpt
│   │   │   │   ├── control_module.cmp.rdb
│   │   │   │   ├── control_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   │   ├── control_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   │   ├── control_module.db_info
│   │   │   │   ├── control_module.fit.qmsg
│   │   │   │   ├── control_module.hier_info
│   │   │   │   ├── control_module.hif
│   │   │   │   ├── control_module.idb.cdb
│   │   │   │   ├── control_module.lpc.html
│   │   │   │   ├── control_module.lpc.rdb
│   │   │   │   ├── control_module.lpc.txt
│   │   │   │   ├── control_module.map_bb.cdb
│   │   │   │   ├── control_module.map_bb.hdb
│   │   │   │   ├── control_module.map_bb.logdb
│   │   │   │   ├── control_module.map.bpm
│   │   │   │   ├── control_module.map.cdb
│   │   │   │   ├── control_module.map.hdb
│   │   │   │   ├── control_module.map.kpt
│   │   │   │   ├── control_module.map.logdb
│   │   │   │   ├── control_module.map.qmsg
│   │   │   │   ├── control_module.pre_map.cdb
│   │   │   │   ├── control_module.pre_map.hdb
│   │   │   │   ├── control_module.rtlv.hdb
│   │   │   │   ├── control_module.rtlv_sg.cdb
│   │   │   │   ├── control_module.rtlv_sg_swap.cdb
│   │   │   │   ├── control_module.sgdiff.cdb
│   │   │   │   ├── control_module.sgdiff.hdb
│   │   │   │   ├── control_module.sld_design_entry_dsc.sci
│   │   │   │   ├── control_module.sld_design_entry.sci
│   │   │   │   ├── control_module.smart_action.txt
│   │   │   │   ├── control_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   │   ├── control_module.sta.qmsg
│   │   │   │   ├── control_module.sta.rdb
│   │   │   │   ├── control_module.syn_hier_info
│   │   │   │   ├── control_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   │   ├── control_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   │   ├── control_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   │   ├── control_module.tis_db_list.ddb
│   │   │   │   ├── control_module.tmw_info
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   └── prev_cmp_control_module.qmsg
│   │   │   └── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── control_module.db_info
│   │   │   │   ├── control_module.root_partition.cmp.cbp
│   │   │   │   ├── control_module.root_partition.cmp.cdb
│   │   │   │   ├── control_module.root_partition.cmp.dfp
│   │   │   │   ├── control_module.root_partition.cmp.hdb
│   │   │   │   ├── control_module.root_partition.cmp.kpt
│   │   │   │   ├── control_module.root_partition.cmp.logdb
│   │   │   │   ├── control_module.root_partition.cmp.rcfdb
│   │   │   │   ├── control_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── control_module.root_partition.map.cbp
│   │   │   │   ├── control_module.root_partition.map.cdb
│   │   │   │   ├── control_module.root_partition.map.dpi
│   │   │   │   ├── control_module.root_partition.map.hdb
│   │   │   │   └── control_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── db
│   │   │   ├── exp6_env.(0).cnf.cdb
│   │   │   ├── exp6_env.(0).cnf.hdb
│   │   │   ├── exp6_env.(1).cnf.cdb
│   │   │   ├── exp6_env.(1).cnf.hdb
│   │   │   ├── exp6_env.(2).cnf.cdb
│   │   │   ├── exp6_env.(2).cnf.hdb
│   │   │   ├── exp6_env.amm.cdb
│   │   │   ├── exp6_env.asm_labs.ddb
│   │   │   ├── exp6_env.asm.qmsg
│   │   │   ├── exp6_env.asm.rdb
│   │   │   ├── exp6_env.cbx.xml
│   │   │   ├── exp6_env.cmp.bpm
│   │   │   ├── exp6_env.cmp.cdb
│   │   │   ├── exp6_env.cmp.hdb
│   │   │   ├── exp6_env.cmp.kpt
│   │   │   ├── exp6_env.cmp.logdb
│   │   │   ├── exp6_env.cmp_merge.kpt
│   │   │   ├── exp6_env.cmp.rdb
│   │   │   ├── exp6_env.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   ├── exp6_env.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   ├── exp6_env.db_info
│   │   │   ├── exp6_env.eda.qmsg
│   │   │   ├── exp6_env.fit.qmsg
│   │   │   ├── exp6_env.hier_info
│   │   │   ├── exp6_env.hif
│   │   │   ├── exp6_env.idb.cdb
│   │   │   ├── exp6_env.lpc.html
│   │   │   ├── exp6_env.lpc.rdb
│   │   │   ├── exp6_env.lpc.txt
│   │   │   ├── exp6_env.map_bb.cdb
│   │   │   ├── exp6_env.map_bb.hdb
│   │   │   ├── exp6_env.map_bb.logdb
│   │   │   ├── exp6_env.map.bpm
│   │   │   ├── exp6_env.map.cdb
│   │   │   ├── exp6_env.map.hdb
│   │   │   ├── exp6_env.map.kpt
│   │   │   ├── exp6_env.map.logdb
│   │   │   ├── exp6_env.map.qmsg
│   │   │   ├── exp6_env.pre_map.cdb
│   │   │   ├── exp6_env.pre_map.hdb
│   │   │   ├── exp6_env.rtlv.hdb
│   │   │   ├── exp6_env.rtlv_sg.cdb
│   │   │   ├── exp6_env.rtlv_sg_swap.cdb
│   │   │   ├── exp6_env.sgdiff.cdb
│   │   │   ├── exp6_env.sgdiff.hdb
│   │   │   ├── exp6_env.sld_design_entry_dsc.sci
│   │   │   ├── exp6_env.sld_design_entry.sci
│   │   │   ├── exp6_env.smart_action.txt
│   │   │   ├── exp6_env.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   ├── exp6_env.sta.qmsg
│   │   │   ├── exp6_env.sta.rdb
│   │   │   ├── exp6_env.syn_hier_info
│   │   │   ├── exp6_env.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── exp6_env.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── exp6_env.tiscmp.slow_1200mv_85c.ddb
│   │   │   ├── exp6_env.tis_db_list.ddb
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_exp6_env.qmsg
│   │   ├── exp6_env.asm.rpt
│   │   ├── exp6_env.done
│   │   ├── exp6_env.eda.rpt
│   │   ├── exp6_env.fit.rpt
│   │   ├── exp6_env.fit.summary
│   │   ├── exp6_env.flow.rpt
│   │   ├── exp6_env.map.rpt
│   │   ├── exp6_env.map.summary
│   │   ├── exp6_env_nativelink_simulation.rpt
│   │   ├── exp6_env.pin
│   │   ├── exp6_env.qpf
│   │   ├── exp6_env.qsf
│   │   ├── exp6_env.sof
│   │   ├── exp6_env.sta.rpt
│   │   ├── exp6_env.sta.summary
│   │   ├── exp6_env.v
│   │   ├── exp6_env.v.bak
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── exp6_env.db_info
│   │   │   │   ├── exp6_env.root_partition.cmp.cbp
│   │   │   │   ├── exp6_env.root_partition.cmp.cdb
│   │   │   │   ├── exp6_env.root_partition.cmp.dfp
│   │   │   │   ├── exp6_env.root_partition.cmp.hdb
│   │   │   │   ├── exp6_env.root_partition.cmp.kpt
│   │   │   │   ├── exp6_env.root_partition.cmp.logdb
│   │   │   │   ├── exp6_env.root_partition.cmp.rcfdb
│   │   │   │   ├── exp6_env.root_partition.cmp.re.rcfdb
│   │   │   │   ├── exp6_env.root_partition.map.cbp
│   │   │   │   ├── exp6_env.root_partition.map.cdb
│   │   │   │   ├── exp6_env.root_partition.map.dpi
│   │   │   │   ├── exp6_env.root_partition.map.hdb
│   │   │   │   └── exp6_env.root_partition.map.kpt
│   │   │   └── README
│   │   ├── rom_module
│   │   │   ├── db
│   │   │   │   ├── logic_util_heursitic.dat
│   │   │   │   ├── rom_module.(0).cnf.cdb
│   │   │   │   ├── rom_module.(0).cnf.hdb
│   │   │   │   ├── rom_module.amm.cdb
│   │   │   │   ├── rom_module.asm_labs.ddb
│   │   │   │   ├── rom_module.asm.qmsg
│   │   │   │   ├── rom_module.asm.rdb
│   │   │   │   ├── rom_module.cbx.xml
│   │   │   │   ├── rom_module.cmp.bpm
│   │   │   │   ├── rom_module.cmp.cdb
│   │   │   │   ├── rom_module.cmp.hdb
│   │   │   │   ├── rom_module.cmp.kpt
│   │   │   │   ├── rom_module.cmp.logdb
│   │   │   │   ├── rom_module.cmp_merge.kpt
│   │   │   │   ├── rom_module.cmp.rdb
│   │   │   │   ├── rom_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   │   ├── rom_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   │   ├── rom_module.db_info
│   │   │   │   ├── rom_module.fit.qmsg
│   │   │   │   ├── rom_module.hier_info
│   │   │   │   ├── rom_module.hif
│   │   │   │   ├── rom_module.idb.cdb
│   │   │   │   ├── rom_module.lpc.html
│   │   │   │   ├── rom_module.lpc.rdb
│   │   │   │   ├── rom_module.lpc.txt
│   │   │   │   ├── rom_module.map_bb.cdb
│   │   │   │   ├── rom_module.map_bb.hdb
│   │   │   │   ├── rom_module.map_bb.logdb
│   │   │   │   ├── rom_module.map.bpm
│   │   │   │   ├── rom_module.map.cdb
│   │   │   │   ├── rom_module.map.hdb
│   │   │   │   ├── rom_module.map.kpt
│   │   │   │   ├── rom_module.map.logdb
│   │   │   │   ├── rom_module.map.qmsg
│   │   │   │   ├── rom_module.pre_map.cdb
│   │   │   │   ├── rom_module.pre_map.hdb
│   │   │   │   ├── rom_module.rtlv.hdb
│   │   │   │   ├── rom_module.rtlv_sg.cdb
│   │   │   │   ├── rom_module.rtlv_sg_swap.cdb
│   │   │   │   ├── rom_module.sgdiff.cdb
│   │   │   │   ├── rom_module.sgdiff.hdb
│   │   │   │   ├── rom_module.sld_design_entry_dsc.sci
│   │   │   │   ├── rom_module.sld_design_entry.sci
│   │   │   │   ├── rom_module.smart_action.txt
│   │   │   │   ├── rom_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   │   ├── rom_module.sta.qmsg
│   │   │   │   ├── rom_module.sta.rdb
│   │   │   │   ├── rom_module.syn_hier_info
│   │   │   │   ├── rom_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   │   ├── rom_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   │   ├── rom_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   │   ├── rom_module.tis_db_list.ddb
│   │   │   │   └── rom_module.tmw_info
│   │   │   ├── incremental_db
│   │   │   │   ├── compiled_partitions
│   │   │   │   │   ├── rom_module.db_info
│   │   │   │   │   ├── rom_module.root_partition.cmp.cbp
│   │   │   │   │   ├── rom_module.root_partition.cmp.cdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.dfp
│   │   │   │   │   ├── rom_module.root_partition.cmp.hdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.kpt
│   │   │   │   │   ├── rom_module.root_partition.cmp.logdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.rcfdb
│   │   │   │   │   ├── rom_module.root_partition.cmp.re.rcfdb
│   │   │   │   │   ├── rom_module.root_partition.map.cdb
│   │   │   │   │   ├── rom_module.root_partition.map.dpi
│   │   │   │   │   ├── rom_module.root_partition.map.hdb
│   │   │   │   │   └── rom_module.root_partition.map.kpt
│   │   │   │   └── README
│   │   │   ├── rom_module.asm.rpt
│   │   │   ├── rom_module.done
│   │   │   ├── rom_module.fit.rpt
│   │   │   ├── rom_module.fit.summary
│   │   │   ├── rom_module.flow.rpt
│   │   │   ├── rom_module.map.rpt
│   │   │   ├── rom_module.map.summary
│   │   │   ├── rom_module.pin
│   │   │   ├── rom_module.qpf
│   │   │   ├── rom_module.qsf
│   │   │   ├── rom_module.sof
│   │   │   ├── rom_module.sta.rpt
│   │   │   ├── rom_module.sta.summary
│   │   │   ├── rom_module.v
│   │   │   └── rom_module.v.bak
│   │   └── simulation
│   │   └── modelsim
│   │   ├── exp6_env_6_1200mv_0c_slow.vo
│   │   ├── exp6_env_6_1200mv_0c_v_slow.sdo
│   │   ├── exp6_env_6_1200mv_85c_slow.vo
│   │   ├── exp6_env_6_1200mv_85c_v_slow.sdo
│   │   ├── exp6_env_min_1200mv_0c_fast.vo
│   │   ├── exp6_env_min_1200mv_0c_v_fast.sdo
│   │   ├── exp6_env_modelsim.xrf
│   │   ├── exp6_env_run_msim_rtl_verilog.do
│   │   ├── exp6_env.sft
│   │   ├── exp6_env.vo
│   │   ├── exp6_env_v.sdo
│   │   ├── exp6_env.vt
│   │   ├── exp6_env.vt.bak
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── control_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp6_env
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── exp6_env_simulation
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _info
│   │   │   ├── rom_module
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── _temp
│   │   │   └── _vmake
│   │   └── vsim.wlf
│   └── Experiment07
│   ├── control_module
│   │   ├── control_module.asm.rpt
│   │   ├── control_module.done
│   │   ├── control_module.fit.rpt
│   │   ├── control_module.fit.summary
│   │   ├── control_module.flow.rpt
│   │   ├── control_module.map.rpt
│   │   ├── control_module.map.summary
│   │   ├── control_module.pin
│   │   ├── control_module.qpf
│   │   ├── control_module.qsf
│   │   ├── control_module.sof
│   │   ├── control_module.sta.rpt
│   │   ├── control_module.sta.summary
│   │   ├── control_module.v
│   │   ├── control_module.v.bak
│   │   ├── db
│   │   │   ├── control_module.(0).cnf.cdb
│   │   │   ├── control_module.(0).cnf.hdb
│   │   │   ├── control_module.amm.cdb
│   │   │   ├── control_module.asm_labs.ddb
│   │   │   ├── control_module.asm.qmsg
│   │   │   ├── control_module.asm.rdb
│   │   │   ├── control_module.cbx.xml
│   │   │   ├── control_module.cmp.bpm
│   │   │   ├── control_module.cmp.cdb
│   │   │   ├── control_module.cmp.hdb
│   │   │   ├── control_module.cmp.kpt
│   │   │   ├── control_module.cmp.logdb
│   │   │   ├── control_module.cmp_merge.kpt
│   │   │   ├── control_module.cmp.rdb
│   │   │   ├── control_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   ├── control_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   ├── control_module.db_info
│   │   │   ├── control_module.fit.qmsg
│   │   │   ├── control_module.hier_info
│   │   │   ├── control_module.hif
│   │   │   ├── control_module.idb.cdb
│   │   │   ├── control_module.lpc.html
│   │   │   ├── control_module.lpc.rdb
│   │   │   ├── control_module.lpc.txt
│   │   │   ├── control_module.map_bb.cdb
│   │   │   ├── control_module.map_bb.hdb
│   │   │   ├── control_module.map_bb.logdb
│   │   │   ├── control_module.map.bpm
│   │   │   ├── control_module.map.cdb
│   │   │   ├── control_module.map.hdb
│   │   │   ├── control_module.map.kpt
│   │   │   ├── control_module.map.logdb
│   │   │   ├── control_module.map.qmsg
│   │   │   ├── control_module.pre_map.cdb
│   │   │   ├── control_module.pre_map.hdb
│   │   │   ├── control_module.rtlv.hdb
│   │   │   ├── control_module.rtlv_sg.cdb
│   │   │   ├── control_module.rtlv_sg_swap.cdb
│   │   │   ├── control_module.sgdiff.cdb
│   │   │   ├── control_module.sgdiff.hdb
│   │   │   ├── control_module.sld_design_entry_dsc.sci
│   │   │   ├── control_module.sld_design_entry.sci
│   │   │   ├── control_module.smart_action.txt
│   │   │   ├── control_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   ├── control_module.sta.qmsg
│   │   │   ├── control_module.sta.rdb
│   │   │   ├── control_module.syn_hier_info
│   │   │   ├── control_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── control_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── control_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   ├── control_module.tis_db_list.ddb
│   │   │   ├── control_module.tmw_info
│   │   │   ├── logic_util_heursitic.dat
│   │   │   └── prev_cmp_control_module.qmsg
│   │   └── incremental_db
│   │   ├── compiled_partitions
│   │   │   ├── control_module.db_info
│   │   │   ├── control_module.root_partition.cmp.cbp
│   │   │   ├── control_module.root_partition.cmp.cdb
│   │   │   ├── control_module.root_partition.cmp.dfp
│   │   │   ├── control_module.root_partition.cmp.hdb
│   │   │   ├── control_module.root_partition.cmp.kpt
│   │   │   ├── control_module.root_partition.cmp.logdb
│   │   │   ├── control_module.root_partition.cmp.rcfdb
│   │   │   ├── control_module.root_partition.cmp.re.rcfdb
│   │   │   ├── control_module.root_partition.map.cbp
│   │   │   ├── control_module.root_partition.map.cdb
│   │   │   ├── control_module.root_partition.map.dpi
│   │   │   ├── control_module.root_partition.map.hdb
│   │   │   └── control_module.root_partition.map.kpt
│   │   └── README
│   ├── db
│   │   ├── exp7_env.db_info
│   │   ├── exp7_env.eco.cdb
│   │   └── exp7_env.sld_design_entry.sci
│   ├── exp7_env.asm.rpt
│   ├── exp7_env.done
│   ├── exp7_env.dpf
│   ├── exp7_env.eda.rpt
│   ├── exp7_env.fit.rpt
│   ├── exp7_env.fit.summary
│   ├── exp7_env.flow.rpt
│   ├── exp7_env.map.rpt
│   ├── exp7_env.map.summary
│   ├── exp7_env_nativelink_simulation.rpt
│   ├── exp7_env.pin
│   ├── exp7_env.qpf
│   ├── exp7_env.qsf
│   ├── exp7_env.qws
│   ├── exp7_env.sof
│   ├── exp7_env.sta.rpt
│   ├── exp7_env.sta.summary
│   ├── exp7_env.v
│   ├── exp7_env.v.bak
│   ├── incremental_db
│   ├── rom_module
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── rom_module.(0).cnf.cdb
│   │   │   ├── rom_module.(0).cnf.hdb
│   │   │   ├── rom_module.amm.cdb
│   │   │   ├── rom_module.asm_labs.ddb
│   │   │   ├── rom_module.asm.qmsg
│   │   │   ├── rom_module.asm.rdb
│   │   │   ├── rom_module.cbx.xml
│   │   │   ├── rom_module.cmp.bpm
│   │   │   ├── rom_module.cmp.cdb
│   │   │   ├── rom_module.cmp.hdb
│   │   │   ├── rom_module.cmp.kpt
│   │   │   ├── rom_module.cmp.logdb
│   │   │   ├── rom_module.cmp_merge.kpt
│   │   │   ├── rom_module.cmp.rdb
│   │   │   ├── rom_module.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   │   ├── rom_module.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   │   ├── rom_module.db_info
│   │   │   ├── rom_module.fit.qmsg
│   │   │   ├── rom_module.hier_info
│   │   │   ├── rom_module.hif
│   │   │   ├── rom_module.idb.cdb
│   │   │   ├── rom_module.lpc.html
│   │   │   ├── rom_module.lpc.rdb
│   │   │   ├── rom_module.lpc.txt
│   │   │   ├── rom_module.map_bb.cdb
│   │   │   ├── rom_module.map_bb.hdb
│   │   │   ├── rom_module.map_bb.logdb
│   │   │   ├── rom_module.map.bpm
│   │   │   ├── rom_module.map.cdb
│   │   │   ├── rom_module.map.hdb
│   │   │   ├── rom_module.map.kpt
│   │   │   ├── rom_module.map.logdb
│   │   │   ├── rom_module.map.qmsg
│   │   │   ├── rom_module.pre_map.cdb
│   │   │   ├── rom_module.pre_map.hdb
│   │   │   ├── rom_module.rtlv.hdb
│   │   │   ├── rom_module.rtlv_sg.cdb
│   │   │   ├── rom_module.rtlv_sg_swap.cdb
│   │   │   ├── rom_module.sgdiff.cdb
│   │   │   ├── rom_module.sgdiff.hdb
│   │   │   ├── rom_module.sld_design_entry_dsc.sci
│   │   │   ├── rom_module.sld_design_entry.sci
│   │   │   ├── rom_module.smart_action.txt
│   │   │   ├── rom_module.sta_cmp.6_slow_1200mv_85c.tdb
│   │   │   ├── rom_module.sta.qmsg
│   │   │   ├── rom_module.sta.rdb
│   │   │   ├── rom_module.syn_hier_info
│   │   │   ├── rom_module.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── rom_module.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── rom_module.tiscmp.slow_1200mv_85c.ddb
│   │   │   ├── rom_module.tis_db_list.ddb
│   │   │   └── rom_module.tmw_info
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── rom_module.db_info
│   │   │   │   ├── rom_module.root_partition.cmp.cbp
│   │   │   │   ├── rom_module.root_partition.cmp.cdb
│   │   │   │   ├── rom_module.root_partition.cmp.dfp
│   │   │   │   ├── rom_module.root_partition.cmp.hdb
│   │   │   │   ├── rom_module.root_partition.cmp.kpt
│   │   │   │   ├── rom_module.root_partition.cmp.logdb
│   │   │   │   ├── rom_module.root_partition.cmp.rcfdb
│   │   │   │   ├── rom_module.root_partition.cmp.re.rcfdb
│   │   │   │   ├── rom_module.root_partition.map.cdb
│   │   │   │   ├── rom_module.root_partition.map.dpi
│   │   │   │   ├── rom_module.root_partition.map.hdb
│   │   │   │   └── rom_module.root_partition.map.kpt
│   │   │   └── README
│   │   ├── rom_module.asm.rpt
│   │   ├── rom_module.done
│   │   ├── rom_module.fit.rpt
│   │   ├── rom_module.fit.summary
│   │   ├── rom_module.flow.rpt
│   │   ├── rom_module.map.rpt
│   │   ├── rom_module.map.summary
│   │   ├── rom_module.pin
│   │   ├── rom_module.qpf
│   │   ├── rom_module.qsf
│   │   ├── rom_module.sof
│   │   ├── rom_module.sta.rpt
│   │   ├── rom_module.sta.summary
│   │   ├── rom_module.v
│   │   └── rom_module.v.bak
│   └── simulation
│   └── modelsim
│   ├── exp7_env_6_1200mv_0c_slow.vo
│   ├── exp7_env_6_1200mv_0c_v_slow.sdo
│   ├── exp7_env_6_1200mv_85c_slow.vo
│   ├── exp7_env_6_1200mv_85c_v_slow.sdo
│   ├── exp7_env_min_1200mv_0c_fast.vo
│   ├── exp7_env_min_1200mv_0c_v_fast.sdo
│   ├── exp7_env_modelsim.xrf
│   ├── exp7_env_run_msim_rtl_verilog.do
│   ├── exp7_env_run_msim_rtl_verilog.do.bak
│   ├── exp7_env_run_msim_rtl_verilog.do.bak1
│   ├── exp7_env_run_msim_rtl_verilog.do.bak2
│   ├── exp7_env_run_msim_rtl_verilog.do.bak3
│   ├── exp7_env.sft
│   ├── exp7_env.vo
│   ├── exp7_env_v.sdo
│   ├── exp7_env.vt
│   ├── exp7_env.vt.bak
│   ├── modelsim.ini
│   ├── msim_transcript
│   ├── rtl_work
│   │   ├── control_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp7_env
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── exp7_env_simulation
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _info
│   │   ├── rom_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _temp
│   │   └── _vmake
│   └── vsim.wlf
└── 整合的概念.pdf

141 directories, 1646 files