实例介绍
【实例简介】
一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。
【实例截图】
【核心代码】
4744302542902887778.rar
└── 流水线CPU设计
├── 29组流水线CPU设计.docx
├── PipelineCPU
│ ├── ALU.v
│ ├── ALU.v.bak
│ ├── DataMemory.v
│ ├── DataMemory.v.bak
│ ├── data.mif
│ ├── db
│ │ ├── altsyncram_7t61.tdf
│ │ ├── altsyncram_99e1.tdf
│ │ ├── altsyncram_dkd1.tdf
│ │ ├── altsyncram_pqq1.tdf
│ │ ├── mux_ioc.tdf
│ │ ├── mux_joc.tdf
│ │ ├── mux_s4d.tdf
│ │ ├── mux_t4d.tdf
│ │ ├── mux_umc.tdf
│ │ ├── PipelineCPU.(0).cnf.cdb
│ │ ├── PipelineCPU.(0).cnf.hdb
│ │ ├── PipelineCPU.(10).cnf.cdb
│ │ ├── PipelineCPU.(10).cnf.hdb
│ │ ├── PipelineCPU.(11).cnf.cdb
│ │ ├── PipelineCPU.(11).cnf.hdb
│ │ ├── PipelineCPU.(12).cnf.cdb
│ │ ├── PipelineCPU.(12).cnf.hdb
│ │ ├── PipelineCPU.(13).cnf.cdb
│ │ ├── PipelineCPU.(13).cnf.hdb
│ │ ├── PipelineCPU.(14).cnf.cdb
│ │ ├── PipelineCPU.(14).cnf.hdb
│ │ ├── PipelineCPU.(15).cnf.cdb
│ │ ├── PipelineCPU.(15).cnf.hdb
│ │ ├── PipelineCPU.(16).cnf.cdb
│ │ ├── PipelineCPU.(16).cnf.hdb
│ │ ├── PipelineCPU.(17).cnf.cdb
│ │ ├── PipelineCPU.(17).cnf.hdb
│ │ ├── PipelineCPU.(18).cnf.cdb
│ │ ├── PipelineCPU.(18).cnf.hdb
│ │ ├── PipelineCPU.(19).cnf.cdb
│ │ ├── PipelineCPU.(19).cnf.hdb
│ │ ├── PipelineCPU.(1).cnf.cdb
│ │ ├── PipelineCPU.(1).cnf.hdb
│ │ ├── PipelineCPU.(20).cnf.cdb
│ │ ├── PipelineCPU.(20).cnf.hdb
│ │ ├── PipelineCPU.(21).cnf.cdb
│ │ ├── PipelineCPU.(21).cnf.hdb
│ │ ├── PipelineCPU.(22).cnf.cdb
│ │ ├── PipelineCPU.(22).cnf.hdb
│ │ ├── PipelineCPU.(23).cnf.cdb
│ │ ├── PipelineCPU.(23).cnf.hdb
│ │ ├── PipelineCPU.(24).cnf.cdb
│ │ ├── PipelineCPU.(24).cnf.hdb
│ │ ├── PipelineCPU.(25).cnf.cdb
│ │ ├── PipelineCPU.(25).cnf.hdb
│ │ ├── PipelineCPU.(26).cnf.cdb
│ │ ├── PipelineCPU.(26).cnf.hdb
│ │ ├── PipelineCPU.(2).cnf.cdb
│ │ ├── PipelineCPU.(2).cnf.hdb
│ │ ├── PipelineCPU.(3).cnf.cdb
│ │ ├── PipelineCPU.(3).cnf.hdb
│ │ ├── PipelineCPU.(4).cnf.cdb
│ │ ├── PipelineCPU.(4).cnf.hdb
│ │ ├── PipelineCPU.(5).cnf.cdb
│ │ ├── PipelineCPU.(5).cnf.hdb
│ │ ├── PipelineCPU.(6).cnf.cdb
│ │ ├── PipelineCPU.(6).cnf.hdb
│ │ ├── PipelineCPU.(7).cnf.cdb
│ │ ├── PipelineCPU.(7).cnf.hdb
│ │ ├── PipelineCPU.(8).cnf.cdb
│ │ ├── PipelineCPU.(8).cnf.hdb
│ │ ├── PipelineCPU.(9).cnf.cdb
│ │ ├── PipelineCPU.(9).cnf.hdb
│ │ ├── PipelineCPU.asm_labs.ddb
│ │ ├── PipelineCPU.asm.qmsg
│ │ ├── PipelineCPU.cbx.xml
│ │ ├── PipelineCPU.cmp0.ddb
│ │ ├── PipelineCPU.cmp.bpm
│ │ ├── PipelineCPU.cmp.cdb
│ │ ├── PipelineCPU.cmp.ecobp
│ │ ├── PipelineCPU.cmp.hdb
│ │ ├── PipelineCPU.cmp.kpt
│ │ ├── PipelineCPU.cmp.logdb
│ │ ├── PipelineCPU.cmp_merge.kpt
│ │ ├── PipelineCPU.cmp.rdb
│ │ ├── PipelineCPU.cmp.tdb
│ │ ├── PipelineCPU.db_info
│ │ ├── PipelineCPU.eco.cdb
│ │ ├── PipelineCPU.eds_overflow
│ │ ├── PipelineCPU.fit.qmsg
│ │ ├── PipelineCPU.fnsim.cdb
│ │ ├── PipelineCPU.fnsim.hdb
│ │ ├── PipelineCPU.fnsim.qmsg
│ │ ├── PipelineCPU_global_asgn_op.abo
│ │ ├── PipelineCPU.hier_info
│ │ ├── PipelineCPU.hif
│ │ ├── PipelineCPU.lfp.cdb
│ │ ├── PipelineCPU.lpc.html
│ │ ├── PipelineCPU.lpc.rdb
│ │ ├── PipelineCPU.lpc.txt
│ │ ├── PipelineCPU.map_bb.cdb
│ │ ├── PipelineCPU.map_bb.hdb
│ │ ├── PipelineCPU.map_bb.logdb
│ │ ├── PipelineCPU.map.bpm
│ │ ├── PipelineCPU.map.cdb
│ │ ├── PipelineCPU.map.ecobp
│ │ ├── PipelineCPU.map.hdb
│ │ ├── PipelineCPU.map.kpt
│ │ ├── PipelineCPU.map.logdb
│ │ ├── PipelineCPU.map.qmsg
│ │ ├── PipelineCPU.pre_map.cdb
│ │ ├── PipelineCPU.pre_map.hdb
│ │ ├── PipelineCPU.rpp.qmsg
│ │ ├── PipelineCPU.rtlv.hdb
│ │ ├── PipelineCPU.rtlv_sg.cdb
│ │ ├── PipelineCPU.rtlv_sg_swap.cdb
│ │ ├── PipelineCPU.sgate.rvd
│ │ ├── PipelineCPU.sgate_sm.rvd
│ │ ├── PipelineCPU.sgdiff.cdb
│ │ ├── PipelineCPU.sgdiff.hdb
│ │ ├── PipelineCPU.sim.cvwf
│ │ ├── PipelineCPU.simfam
│ │ ├── PipelineCPU.sim.hdb
│ │ ├── PipelineCPU.sim.qmsg
│ │ ├── PipelineCPU.sim.rdb
│ │ ├── PipelineCPU.sld_design_entry_dsc.sci
│ │ ├── PipelineCPU.sld_design_entry.sci
│ │ ├── PipelineCPU.sta.qmsg
│ │ ├── PipelineCPU.sta.rdb
│ │ ├── PipelineCPU.syn_hier_info
│ │ ├── PipelineCPU.tan.qmsg
│ │ ├── PipelineCPU.tis_db_list.ddb
│ │ ├── PipelineCPU.tmw_info
│ │ ├── prev_cmp_PipelineCPU.asm.qmsg
│ │ ├── prev_cmp_PipelineCPU.fit.qmsg
│ │ ├── prev_cmp_PipelineCPU.map.qmsg
│ │ ├── prev_cmp_PipelineCPU.qmsg
│ │ ├── prev_cmp_PipelineCPU.sim.qmsg
│ │ ├── prev_cmp_PipelineCPU.sta.qmsg
│ │ ├── prev_cmp_PipelineCPU.tan.qmsg
│ │ └── wed.wsf
│ ├── incremental_db
│ │ ├── compiled_partitions
│ │ │ ├── PipelineCPU.root_partition.cmp.atm
│ │ │ ├── PipelineCPU.root_partition.cmp.dfp
│ │ │ ├── PipelineCPU.root_partition.cmp.hdbx
│ │ │ ├── PipelineCPU.root_partition.cmp.kpt
│ │ │ ├── PipelineCPU.root_partition.cmp.logdb
│ │ │ ├── PipelineCPU.root_partition.cmp.rcf
│ │ │ ├── PipelineCPU.root_partition.map.atm
│ │ │ ├── PipelineCPU.root_partition.map.dpi
│ │ │ ├── PipelineCPU.root_partition.map.hdbx
│ │ │ └── PipelineCPU.root_partition.map.kpt
│ │ └── README
│ ├── InstMemory.v.bak
│ ├── Inst.mif
│ ├── InstRom.v
│ ├── InstRom.v.bak
│ ├── InstructionDecode.v
│ ├── InstructionDecode.v.bak
│ ├── lpm_dataRam_bb.v
│ ├── lpm_dataRam.bsf
│ ├── lpm_dataRam.qip
│ ├── lpm_dataRam.v
│ ├── lpm_dataRam_wave0.jpg
│ ├── lpm_dataRam_wave1.jpg
│ ├── lpm_dataRam_waveforms.html
│ ├── lpm_instRom_bb.v
│ ├── lpm_instRom.bsf
│ ├── lpm_instRom.qip
│ ├── lpm_instRom.v
│ ├── lpm_instRom_wave0.jpg
│ ├── lpm_instRom_waveforms.html
│ ├── MUX.v
│ ├── MUX.v.bak
│ ├── PipelineCPU.qpf
│ ├── PipelineCPU.qsf
│ ├── PipelineCPU.qws
│ ├── PipelineCPU.v
│ ├── PipelineCPU.v.bak
│ ├── PipelineCPU.vwf
│ ├── Pipes.v
│ ├── Pipes.v.bak
│ ├── Registers.v
│ ├── Registers.v.bak
│ ├── release
│ │ ├── PipelineCPU.asm.rpt
│ │ ├── PipelineCPU.done
│ │ ├── PipelineCPU.fit.rpt
│ │ ├── PipelineCPU.fit.smsg
│ │ ├── PipelineCPU.fit.summary
│ │ ├── PipelineCPU.flow.rpt
│ │ ├── PipelineCPU.map.rpt
│ │ ├── PipelineCPU.map.smsg
│ │ ├── PipelineCPU.map.summary
│ │ ├── PipelineCPU.pin
│ │ ├── PipelineCPU.pof
│ │ ├── PipelineCPU.sim.rpt
│ │ ├── PipelineCPU.sof
│ │ ├── PipelineCPU.sta.rpt
│ │ ├── PipelineCPU.sta.summary
│ │ ├── PipelineCPU.tan.rpt
│ │ └── PipelineCPU.tan.summary
│ ├── shift.v
│ └── shift.v.bak
├── TestDatA.txt
├── 图片
│ ├── 五段流水数据通路框架.png
│ ├── 五段流水数据通路框架.vsd
│ ├── 取指令部件的实现.png
│ ├── 取指令部件的实现.vsd
│ ├── 执行部件的内部实现.png
│ ├── 执行部件的内部实现.vsd
│ ├── 控制信号在流水线中的传递.vsd
│ ├── 流水线原理示意.png
│ ├── 流水线原理示意.vsd
│ ├── 译码部件的内部实现.png
│ └── 译码部件的内部实现.vsd
└── 数据冒险.txt
7 directories, 211 files
一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。
【实例截图】
【核心代码】
4744302542902887778.rar
└── 流水线CPU设计
├── 29组流水线CPU设计.docx
├── PipelineCPU
│ ├── ALU.v
│ ├── ALU.v.bak
│ ├── DataMemory.v
│ ├── DataMemory.v.bak
│ ├── data.mif
│ ├── db
│ │ ├── altsyncram_7t61.tdf
│ │ ├── altsyncram_99e1.tdf
│ │ ├── altsyncram_dkd1.tdf
│ │ ├── altsyncram_pqq1.tdf
│ │ ├── mux_ioc.tdf
│ │ ├── mux_joc.tdf
│ │ ├── mux_s4d.tdf
│ │ ├── mux_t4d.tdf
│ │ ├── mux_umc.tdf
│ │ ├── PipelineCPU.(0).cnf.cdb
│ │ ├── PipelineCPU.(0).cnf.hdb
│ │ ├── PipelineCPU.(10).cnf.cdb
│ │ ├── PipelineCPU.(10).cnf.hdb
│ │ ├── PipelineCPU.(11).cnf.cdb
│ │ ├── PipelineCPU.(11).cnf.hdb
│ │ ├── PipelineCPU.(12).cnf.cdb
│ │ ├── PipelineCPU.(12).cnf.hdb
│ │ ├── PipelineCPU.(13).cnf.cdb
│ │ ├── PipelineCPU.(13).cnf.hdb
│ │ ├── PipelineCPU.(14).cnf.cdb
│ │ ├── PipelineCPU.(14).cnf.hdb
│ │ ├── PipelineCPU.(15).cnf.cdb
│ │ ├── PipelineCPU.(15).cnf.hdb
│ │ ├── PipelineCPU.(16).cnf.cdb
│ │ ├── PipelineCPU.(16).cnf.hdb
│ │ ├── PipelineCPU.(17).cnf.cdb
│ │ ├── PipelineCPU.(17).cnf.hdb
│ │ ├── PipelineCPU.(18).cnf.cdb
│ │ ├── PipelineCPU.(18).cnf.hdb
│ │ ├── PipelineCPU.(19).cnf.cdb
│ │ ├── PipelineCPU.(19).cnf.hdb
│ │ ├── PipelineCPU.(1).cnf.cdb
│ │ ├── PipelineCPU.(1).cnf.hdb
│ │ ├── PipelineCPU.(20).cnf.cdb
│ │ ├── PipelineCPU.(20).cnf.hdb
│ │ ├── PipelineCPU.(21).cnf.cdb
│ │ ├── PipelineCPU.(21).cnf.hdb
│ │ ├── PipelineCPU.(22).cnf.cdb
│ │ ├── PipelineCPU.(22).cnf.hdb
│ │ ├── PipelineCPU.(23).cnf.cdb
│ │ ├── PipelineCPU.(23).cnf.hdb
│ │ ├── PipelineCPU.(24).cnf.cdb
│ │ ├── PipelineCPU.(24).cnf.hdb
│ │ ├── PipelineCPU.(25).cnf.cdb
│ │ ├── PipelineCPU.(25).cnf.hdb
│ │ ├── PipelineCPU.(26).cnf.cdb
│ │ ├── PipelineCPU.(26).cnf.hdb
│ │ ├── PipelineCPU.(2).cnf.cdb
│ │ ├── PipelineCPU.(2).cnf.hdb
│ │ ├── PipelineCPU.(3).cnf.cdb
│ │ ├── PipelineCPU.(3).cnf.hdb
│ │ ├── PipelineCPU.(4).cnf.cdb
│ │ ├── PipelineCPU.(4).cnf.hdb
│ │ ├── PipelineCPU.(5).cnf.cdb
│ │ ├── PipelineCPU.(5).cnf.hdb
│ │ ├── PipelineCPU.(6).cnf.cdb
│ │ ├── PipelineCPU.(6).cnf.hdb
│ │ ├── PipelineCPU.(7).cnf.cdb
│ │ ├── PipelineCPU.(7).cnf.hdb
│ │ ├── PipelineCPU.(8).cnf.cdb
│ │ ├── PipelineCPU.(8).cnf.hdb
│ │ ├── PipelineCPU.(9).cnf.cdb
│ │ ├── PipelineCPU.(9).cnf.hdb
│ │ ├── PipelineCPU.asm_labs.ddb
│ │ ├── PipelineCPU.asm.qmsg
│ │ ├── PipelineCPU.cbx.xml
│ │ ├── PipelineCPU.cmp0.ddb
│ │ ├── PipelineCPU.cmp.bpm
│ │ ├── PipelineCPU.cmp.cdb
│ │ ├── PipelineCPU.cmp.ecobp
│ │ ├── PipelineCPU.cmp.hdb
│ │ ├── PipelineCPU.cmp.kpt
│ │ ├── PipelineCPU.cmp.logdb
│ │ ├── PipelineCPU.cmp_merge.kpt
│ │ ├── PipelineCPU.cmp.rdb
│ │ ├── PipelineCPU.cmp.tdb
│ │ ├── PipelineCPU.db_info
│ │ ├── PipelineCPU.eco.cdb
│ │ ├── PipelineCPU.eds_overflow
│ │ ├── PipelineCPU.fit.qmsg
│ │ ├── PipelineCPU.fnsim.cdb
│ │ ├── PipelineCPU.fnsim.hdb
│ │ ├── PipelineCPU.fnsim.qmsg
│ │ ├── PipelineCPU_global_asgn_op.abo
│ │ ├── PipelineCPU.hier_info
│ │ ├── PipelineCPU.hif
│ │ ├── PipelineCPU.lfp.cdb
│ │ ├── PipelineCPU.lpc.html
│ │ ├── PipelineCPU.lpc.rdb
│ │ ├── PipelineCPU.lpc.txt
│ │ ├── PipelineCPU.map_bb.cdb
│ │ ├── PipelineCPU.map_bb.hdb
│ │ ├── PipelineCPU.map_bb.logdb
│ │ ├── PipelineCPU.map.bpm
│ │ ├── PipelineCPU.map.cdb
│ │ ├── PipelineCPU.map.ecobp
│ │ ├── PipelineCPU.map.hdb
│ │ ├── PipelineCPU.map.kpt
│ │ ├── PipelineCPU.map.logdb
│ │ ├── PipelineCPU.map.qmsg
│ │ ├── PipelineCPU.pre_map.cdb
│ │ ├── PipelineCPU.pre_map.hdb
│ │ ├── PipelineCPU.rpp.qmsg
│ │ ├── PipelineCPU.rtlv.hdb
│ │ ├── PipelineCPU.rtlv_sg.cdb
│ │ ├── PipelineCPU.rtlv_sg_swap.cdb
│ │ ├── PipelineCPU.sgate.rvd
│ │ ├── PipelineCPU.sgate_sm.rvd
│ │ ├── PipelineCPU.sgdiff.cdb
│ │ ├── PipelineCPU.sgdiff.hdb
│ │ ├── PipelineCPU.sim.cvwf
│ │ ├── PipelineCPU.simfam
│ │ ├── PipelineCPU.sim.hdb
│ │ ├── PipelineCPU.sim.qmsg
│ │ ├── PipelineCPU.sim.rdb
│ │ ├── PipelineCPU.sld_design_entry_dsc.sci
│ │ ├── PipelineCPU.sld_design_entry.sci
│ │ ├── PipelineCPU.sta.qmsg
│ │ ├── PipelineCPU.sta.rdb
│ │ ├── PipelineCPU.syn_hier_info
│ │ ├── PipelineCPU.tan.qmsg
│ │ ├── PipelineCPU.tis_db_list.ddb
│ │ ├── PipelineCPU.tmw_info
│ │ ├── prev_cmp_PipelineCPU.asm.qmsg
│ │ ├── prev_cmp_PipelineCPU.fit.qmsg
│ │ ├── prev_cmp_PipelineCPU.map.qmsg
│ │ ├── prev_cmp_PipelineCPU.qmsg
│ │ ├── prev_cmp_PipelineCPU.sim.qmsg
│ │ ├── prev_cmp_PipelineCPU.sta.qmsg
│ │ ├── prev_cmp_PipelineCPU.tan.qmsg
│ │ └── wed.wsf
│ ├── incremental_db
│ │ ├── compiled_partitions
│ │ │ ├── PipelineCPU.root_partition.cmp.atm
│ │ │ ├── PipelineCPU.root_partition.cmp.dfp
│ │ │ ├── PipelineCPU.root_partition.cmp.hdbx
│ │ │ ├── PipelineCPU.root_partition.cmp.kpt
│ │ │ ├── PipelineCPU.root_partition.cmp.logdb
│ │ │ ├── PipelineCPU.root_partition.cmp.rcf
│ │ │ ├── PipelineCPU.root_partition.map.atm
│ │ │ ├── PipelineCPU.root_partition.map.dpi
│ │ │ ├── PipelineCPU.root_partition.map.hdbx
│ │ │ └── PipelineCPU.root_partition.map.kpt
│ │ └── README
│ ├── InstMemory.v.bak
│ ├── Inst.mif
│ ├── InstRom.v
│ ├── InstRom.v.bak
│ ├── InstructionDecode.v
│ ├── InstructionDecode.v.bak
│ ├── lpm_dataRam_bb.v
│ ├── lpm_dataRam.bsf
│ ├── lpm_dataRam.qip
│ ├── lpm_dataRam.v
│ ├── lpm_dataRam_wave0.jpg
│ ├── lpm_dataRam_wave1.jpg
│ ├── lpm_dataRam_waveforms.html
│ ├── lpm_instRom_bb.v
│ ├── lpm_instRom.bsf
│ ├── lpm_instRom.qip
│ ├── lpm_instRom.v
│ ├── lpm_instRom_wave0.jpg
│ ├── lpm_instRom_waveforms.html
│ ├── MUX.v
│ ├── MUX.v.bak
│ ├── PipelineCPU.qpf
│ ├── PipelineCPU.qsf
│ ├── PipelineCPU.qws
│ ├── PipelineCPU.v
│ ├── PipelineCPU.v.bak
│ ├── PipelineCPU.vwf
│ ├── Pipes.v
│ ├── Pipes.v.bak
│ ├── Registers.v
│ ├── Registers.v.bak
│ ├── release
│ │ ├── PipelineCPU.asm.rpt
│ │ ├── PipelineCPU.done
│ │ ├── PipelineCPU.fit.rpt
│ │ ├── PipelineCPU.fit.smsg
│ │ ├── PipelineCPU.fit.summary
│ │ ├── PipelineCPU.flow.rpt
│ │ ├── PipelineCPU.map.rpt
│ │ ├── PipelineCPU.map.smsg
│ │ ├── PipelineCPU.map.summary
│ │ ├── PipelineCPU.pin
│ │ ├── PipelineCPU.pof
│ │ ├── PipelineCPU.sim.rpt
│ │ ├── PipelineCPU.sof
│ │ ├── PipelineCPU.sta.rpt
│ │ ├── PipelineCPU.sta.summary
│ │ ├── PipelineCPU.tan.rpt
│ │ └── PipelineCPU.tan.summary
│ ├── shift.v
│ └── shift.v.bak
├── TestDatA.txt
├── 图片
│ ├── 五段流水数据通路框架.png
│ ├── 五段流水数据通路框架.vsd
│ ├── 取指令部件的实现.png
│ ├── 取指令部件的实现.vsd
│ ├── 执行部件的内部实现.png
│ ├── 执行部件的内部实现.vsd
│ ├── 控制信号在流水线中的传递.vsd
│ ├── 流水线原理示意.png
│ ├── 流水线原理示意.vsd
│ ├── 译码部件的内部实现.png
│ └── 译码部件的内部实现.vsd
└── 数据冒险.txt
7 directories, 211 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论