以太网控制器Verilog源码(含有MAC,MII接口)

【实例简介】
以太网控制器Verilog源码(含有MAC,MII接口)
【实例截图】
【核心代码】
4744300845402101357.rar
└── 以太网控制器Verilog源码(含有MAC,MII接口)
└── rtl
└── verilog
├── Clk_ctrl.v
├── eth_miim.v
├── header.v
├── MAC_rx
│   ├── Broadcast_filter.v
│   ├── CRC_chk.v
│   ├── MAC_rx_add_chk.v
│   ├── MAC_rx_ctrl.v
│   └── MAC_rx_FF.v
├── MAC_rx.v
├── MAC_top.v
├── MAC_tx
│   ├── CRC_gen.v
│   ├── flow_ctrl.v
│   ├── MAC_tx_addr_add.v
│   ├── MAC_tx_Ctrl.v
│   ├── MAC_tx_FF.v
│   └── Ramdon_gen.v
├── MAC_tx.v
├── miim
│   ├── eth_clockgen.v
│   ├── eth_outputcontrol.v
│   ├── eth_shiftreg.v
│   └── timescale.v
├── Phy_int.v
├── reg_int.v
├── RMON
│   ├── RMON_addr_gen.v
│   ├── RMON_ctrl.v
│   └── RMON_dpram.v
├── RMON.v
└── TECH
├── altera
│   ├── CLK_DIV2.v
│   ├── CLK_SWITCH.v
│   └── duram.v
├── CLK_DIV2.v
├── CLK_SWITCH.v
├── duram.v
└── xilinx
├── CLK_DIV2.v
├── CLK_SWITCH.v
└── duram.v

10 directories, 36 files