FPGA实现HDMI 1080P

【实例简介】

【实例截图】

【文件目录】

new

├── dvi_encode.v
├── generate_image.v
├── image_data.v
├── lvds_out.v
├── parallrl_serial.v
└── test_hdmi.v

0 directories, 6 files

【核心代码】`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/07/16 14:49:05
// Design Name: 
// Module Name: test_hdmi
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module test_hdmi(
input     sclk,

//output    [9:0]   r_dout,
//output          hs,
//output          vs,
//output          video_clk,
//output          video_clk5x,
//output [9:0]    r_dout,
//output [7:0]    r_din,
output tmds_clkp,
output tmds_clkn,
output tmds_d0p,
output tmds_d0n,
output tmds_d1p,
output tmds_d1n,
output tmds_d2p,
output tmds_d2n
);

wire            rst;
wire [7:0] b_din;
wire [7:0] g_din;
wire [7:0] r_din;
wire    [9:0]   b_dout;
wire    [9:0]   g_dout;
wire    [9:0]   r_dout;

wire hs;
wire vs;
wire de;
wire video_clk5x;
wire video_clk;
wire locked;
wire           clkfb_in;

parameter rst_cnt_max = 8'd128;
reg [7:0] rst_cnt;
reg rst_n;
always @(posedge sclk)
begin
if(rst_cnt < rst_cnt_max)
rst_cnt <= rst_cnt 1'd1;
else if(rst_cnt == rst_cnt_max)  
rst_cnt <= rst_cnt; 
else  
rst_cnt <=0;
end

always @(posedge sclk)
begin
    if(rst_cnt == rst_cnt_max) 
        rst_n <= 1;
else 
        rst_n <= 0;
end

parameter rst_max = 8'd128;
reg [7:0] cnt;
reg rst_io;
always @(posedge video_clk)
begin
if(cnt < rst_max)
cnt <= cnt 1'd1;
else if(cnt == rst_cnt_max)  
cnt <= cnt; 
else  
cnt <=0;
end

always @(posedge video_clk)
begin
    if(cnt == rst_max) 
        rst_io <= 0;
else 
        rst_io <= 1;
end

assign  rst = rst_io;

image_data image_data(
.clk(video_clk),
.rst_n(!rst),
.gen_image_hs (hs),
.gen_image_vs (vs),
.de(de),
.r_din(r_din),
.g_din(g_din),
.b_din(b_din)
);

clk_wiz_0 video_pll
 (
    .clk_in1(sclk),
  
    .clk_out1(video_clk),
    .clk_out2(video_clk5x),
    .reset(!rst_n),
    .clkfb_in(clkfb_in),
    .clkfb_out(clkfb_in),
    .locked(locked)
 );
 
 dvi_encode encb (
.clkin      (video_clk),
.rstin      (rst),
.din        (b_din),//(8'd0),//
.c0         (hs),
.c1         (vs),
.de         (de),
.dout       (b_dout) 
    );
dvi_encode encg (
.clkin      (video_clk),
.rstin      (rst),
.din        (g_din),//(8'd0),//
.c0         (1'b0),
.c1         (1'b0),
.de         (de),
.dout       (g_dout) 
    );
 dvi_encode encr (
.clkin      (video_clk),
.rstin      (rst),
.din        (r_din),//(8'd0),//
.c0         (hs),
.c1         (vs),
.de         (de),
.dout       (r_dout) 
    );
 
  selectio_wiz_0 seria_10to1_b(
.clk_in(video_clk5x),
.clk_div_in(video_clk),
.io_reset(rst),
.data_out_from_device(b_dout),

.data_out_to_pins_p(tmds_d0p),
.data_out_to_pins_n(tmds_d0n)
 );
 
   selectio_wiz_0 seria_10to1_g(
.clk_in(video_clk5x),
.clk_div_in(video_clk),
.io_reset(rst),
.data_out_from_device(g_dout),

.data_out_to_pins_p(tmds_d1p),
.data_out_to_pins_n(tmds_d1n)
 );
 
 selectio_wiz_0 seria_10to1_r(
.clk_in(video_clk5x),
.clk_div_in(video_clk),
.io_reset(rst),
.data_out_from_device(r_dout),

.data_out_to_pins_p(tmds_d2p),
.data_out_to_pins_n(tmds_d2n)
 );
 
  selectio_wiz_0 seria_10to1_clk(
.clk_in(video_clk5x),
.clk_div_in(video_clk),
.io_reset(rst),
.data_out_from_device(10'b11111_00000),

.data_out_to_pins_p(tmds_clkp),
.data_out_to_pins_n(tmds_clkn)
 );
 
 /*OBUFDS #(
      .IOSTANDARD("TMDS_33"),// Specify the output I/O standard
      .SLEW("FAST")      // Specify the output slew rate
   ) TMDS_CLK (
      .O(tmds_clkp),     // Diff_p output (connect directly to top-level port)
      .OB(tmds_clkn),   // Diff_n output (connect directly to top-level port)
      .I(video_clk)      // Buffer input
   );
   
   10'b11111_00000 */


 

endmodule