ZED-Board从入门到精通系列（六）——Vivado+OpenRISC工程源码

【实例简介】
Zynq从入门到精通系列教程所需工程文件，可以作为模板进行二次开发
【实例截图】
【核心代码】
af3101d0-aa62-42b9-a971-2e9e8fe00df2
└── OpenRisc
├── OpenRisc.data
│   ├── constrs_1
│   │   └── fileset.xml
│   ├── sim_1
│   │   └── fileset.xml
│   ├── sources_1
│   │   └── fileset.xml
│   └── wt
│   ├── java_command_handlers.wdf
│   ├── project.wpc
│   ├── webtalk_pa.xml
│   └── xsim.wdf
├── openrisc_rtl_verilog_or1200_rel3
│   ├── or1200_alu.v
│   ├── or1200_amultp2_32x32.v
│   ├── or1200_cfgr.v
│   ├── or1200_cpu.v
│   ├── or1200_ctrl.v
│   ├── or1200_dc_fsm.v
│   ├── or1200_dc_ram.v
│   ├── or1200_dc_tag.v
│   ├── or1200_dc_top.v
│   ├── or1200_defines.v
│   ├── or1200_dmmu_tlb.v
│   ├── or1200_dmmu_top.v
│   ├── or1200_dpram_256x32.v
│   ├── or1200_dpram_32x32.v
│   ├── or1200_dpram.v
│   ├── or1200_du.v
│   ├── or1200_except.v
│   ├── or1200_fpu_addsub.v
│   ├── or1200_fpu_arith.v
│   ├── or1200_fpu_div.v
│   ├── or1200_fpu_fcmp.v
│   ├── or1200_fpu_intfloat_conv_except.v
│   ├── or1200_fpu_intfloat_conv.v
│   ├── or1200_fpu_mul.v
│   ├── or1200_fpu_post_norm_addsub.v
│   ├── or1200_fpu_post_norm_div.v
│   ├── or1200_fpu_post_norm_intfloat_conv.v
│   ├── or1200_fpu_post_norm_mul.v
│   ├── or1200_fpu_pre_norm_addsub.v
│   ├── or1200_fpu_pre_norm_div.v
│   ├── or1200_fpu_pre_norm_mul.v
│   ├── or1200_fpu.v
│   ├── or1200_freeze.v
│   ├── or1200_genpc.v
│   ├── or1200_gmultp2_32x32.v
│   ├── or1200_ic_fsm.v
│   ├── or1200_ic_ram.v
│   ├── or1200_ic_tag.v
│   ├── or1200_ic_top.v
│   ├── or1200_if.v
│   ├── or1200_immu_tlb.v
│   ├── or1200_immu_top.v
│   ├── or1200_iwb_biu.v
│   ├── or1200_lsu.v
│   ├── or1200_mem2reg.v
│   ├── or1200_mult_mac.v
│   ├── or1200_operandmuxes.v
│   ├── or1200_pic.v
│   ├── or1200_pm.v
│   ├── or1200_qmem_top.v
│   ├── or1200_reg2mem.v
│   ├── or1200_rfram_generic.v
│   ├── or1200_rf.v
│   ├── or1200_sb_fifo.v
│   ├── or1200_sb.v
│   ├── or1200_spram_1024x32_bw.v
│   ├── or1200_spram_1024x32.v
│   ├── or1200_spram_1024x8.v
│   ├── or1200_spram_128x32.v
│   ├── or1200_spram_2048x32_bw.v
│   ├── or1200_spram_2048x32.v
│   ├── or1200_spram_2048x8.v
│   ├── or1200_spram_256x21.v
│   ├── or1200_spram_32_bw.v
│   ├── or1200_spram_32x24.v
│   ├── or1200_spram_512x20.v
│   ├── or1200_spram_64x14.v
│   ├── or1200_spram_64x22.v
│   ├── or1200_spram_64x24.v
│   ├── or1200_spram.v
│   ├── or1200_sprs.v
│   ├── or1200_top.v
│   ├── or1200_tpram_32x32.v
│   ├── or1200_tt.v
│   ├── or1200_wb_biu.v
│   ├── or1200_wbmux.v
│   ├── or1200_xcv_ram32x8d.v
│   └── timescale.v
├── openrisc_rtl_verilog_or1200_rel3.zip
├── OpenRisc.sim
│   └── sim_1
│   └── behav
│   ├── compile.bat
│   ├── compile.sh
│   ├── mem.data
│   ├── or1200_tb_behav.log
│   ├── or1200_tb_behav.wdb
│   ├── or1200_tb.prj
│   ├── or1200_tb.tcl
│   ├── xelab.log
│   ├── xelab.pb
│   ├── xsim.dir
│   │   ├── GDBMI-In.txt
│   │   ├── GDBMI-Out.txt
│   │   ├── or1200_tb_behav
│   │   │   ├── Compile_Options.txt
│   │   │   ├── obj
│   │   │   │   ├── xsim_0.c
│   │   │   │   ├── xsim_0.win32.obj
│   │   │   │   ├── xsim_1.c
│   │   │   │   ├── xsim_1.win32.obj
│   │   │   │   ├── xsim_2.c
│   │   │   │   ├── xsim_2.win32.obj
│   │   │   │   ├── xsim_3.c
│   │   │   │   └── xsim_3.win32.obj
│   │   │   ├── xsimcrash.log
│   │   │   ├── xsim.dbg
│   │   │   ├── xsimkernel.log
│   │   │   ├── xsimk.exe
│   │   │   ├── xsim.mem
│   │   │   ├── xsim.reloc
│   │   │   ├── xsim.svtype
│   │   │   ├── xsim.type
│   │   │   └── xsim.xdbg
│   │   └── work
│   │   ├── glbl.sdb
│   │   ├── or1200_alu.sdb
│   │   ├── or1200_cfgr.sdb
│   │   ├── or1200_cpu.sdb
│   │   ├── or1200_ctrl.sdb
│   │   ├── or1200_dc_fsm.sdb
│   │   ├── or1200_dc_ram.sdb
│   │   ├── or1200_dc_tag.sdb
│   │   ├── or1200_dc_top.sdb
│   │   ├── or1200_dmmu_tlb.sdb
│   │   ├── or1200_dmmu_top.sdb
│   │   ├── or1200_dpram.sdb
│   │   ├── or1200_du.sdb
│   │   ├── or1200_except.sdb
│   │   ├── or1200_fpu.sdb
│   │   ├── or1200_freeze.sdb
│   │   ├── or1200_genpc.sdb
│   │   ├── or1200_gmultp2_32x32.sdb
│   │   ├── or1200_ic_fsm.sdb
│   │   ├── or1200_ic_ram.sdb
│   │   ├── or1200_ic_tag.sdb
│   │   ├── or1200_ic_top.sdb
│   │   ├── or1200_if.sdb
│   │   ├── or1200_immu_tlb.sdb
│   │   ├── or1200_immu_top.sdb
│   │   ├── or1200_lsu.sdb
│   │   ├── or1200_mem2reg.sdb
│   │   ├── or1200_mult_mac.sdb
│   │   ├── or1200_operandmuxes.sdb
│   │   ├── or1200_pic.sdb
│   │   ├── or1200_pm.sdb
│   │   ├── or1200_qmem_top.sdb
│   │   ├── or1200_reg2mem.sdb
│   │   ├── or1200_rf.sdb
│   │   ├── or1200_sb.sdb
│   │   ├── or1200_spram_2048x32.sdb
│   │   ├── or1200_spram_32_bw.sdb
│   │   ├── or1200_spram.sdb
│   │   ├── or1200_sprs.sdb
│   │   ├── or1200_tb.sdb
│   │   ├── or1200_top.sdb
│   │   ├── or1200_tt.sdb
│   │   ├── or1200_wb_biu.sdb
│   │   └── or1200_wbmux.sdb
│   └── xsim.ini
├── OpenRisc.srcs
│   ├── sim_1
│   │   └── new
│   │   └── or1200_tb.v
│   └── sources_1
│   └── imports
│   └── openrisc_rtl_verilog_or1200_rel3
│   ├── or1200_alu.v
│   ├── or1200_amultp2_32x32.v
│   ├── or1200_cfgr.v
│   ├── or1200_cpu.v
│   ├── or1200_ctrl.v
│   ├── or1200_dc_fsm.v
│   ├── or1200_dc_ram.v
│   ├── or1200_dc_tag.v
│   ├── or1200_dc_top.v
│   ├── or1200_defines.v
│   ├── or1200_dmmu_tlb.v
│   ├── or1200_dmmu_top.v
│   ├── or1200_dpram_256x32.v
│   ├── or1200_dpram_32x32.v
│   ├── or1200_dpram.v
│   ├── or1200_du.v
│   ├── or1200_except.v
│   ├── or1200_fpu_addsub.v
│   ├── or1200_fpu_arith.v
│   ├── or1200_fpu_div.v
│   ├── or1200_fpu_fcmp.v
│   ├── or1200_fpu_intfloat_conv_except.v
│   ├── or1200_fpu_intfloat_conv.v
│   ├── or1200_fpu_mul.v
│   ├── or1200_fpu_post_norm_addsub.v
│   ├── or1200_fpu_post_norm_div.v
│   ├── or1200_fpu_post_norm_intfloat_conv.v
│   ├── or1200_fpu_post_norm_mul.v
│   ├── or1200_fpu_pre_norm_addsub.v
│   ├── or1200_fpu_pre_norm_div.v
│   ├── or1200_fpu_pre_norm_mul.v
│   ├── or1200_fpu.v
│   ├── or1200_freeze.v
│   ├── or1200_genpc.v
│   ├── or1200_gmultp2_32x32.v
│   ├── or1200_ic_fsm.v
│   ├── or1200_ic_ram.v
│   ├── or1200_ic_tag.v
│   ├── or1200_ic_top.v
│   ├── or1200_if.v
│   ├── or1200_immu_tlb.v
│   ├── or1200_immu_top.v
│   ├── or1200_iwb_biu.v
│   ├── or1200_lsu.v
│   ├── or1200_mem2reg.v
│   ├── or1200_mult_mac.v
│   ├── or1200_operandmuxes.v
│   ├── or1200_pic.v
│   ├── or1200_pm.v
│   ├── or1200_qmem_top.v
│   ├── or1200_reg2mem.v
│   ├── or1200_rfram_generic.v
│   ├── or1200_rf.v
│   ├── or1200_sb_fifo.v
│   ├── or1200_sb.v
│   ├── or1200_spram_1024x32_bw.v
│   ├── or1200_spram_1024x32.v
│   ├── or1200_spram_1024x8.v
│   ├── or1200_spram_128x32.v
│   ├── or1200_spram_2048x32_bw.v
│   ├── or1200_spram_2048x32.v
│   ├── or1200_spram_2048x8.v
│   ├── or1200_spram_256x21.v
│   ├── or1200_spram_32_bw.v
│   ├── or1200_spram_32x24.v
│   ├── or1200_spram_512x20.v
│   ├── or1200_spram_64x14.v
│   ├── or1200_spram_64x22.v
│   ├── or1200_spram_64x24.v
│   ├── or1200_spram.v
│   ├── or1200_sprs.v
│   ├── or1200_top.v
│   ├── or1200_tpram_32x32.v
│   ├── or1200_tt.v
│   ├── or1200_wb_biu.v
│   ├── or1200_wbmux.v
│   ├── or1200_xcv_ram32x8d.v
│   └── timescale.v
├── OpenRisc.xpr
├── or1200_tb_behav1.wcfg
└── or1200_tb_behav.wcfg

20 directories, 242 files