实例介绍
spi从模式的verilog代码,介绍了什么是spi总线及总线工作在从模式时的verilog代码,希望可以帮到大家
Pu1 SSP MIso master ARM FPGA Pn 1 PO.19MOSI 門18 MSO s門 3 LLED PO ARM FPGA main.c- source window File Run view Control PreFerences Help 辱00,角号的晶划回F:厂 d工nC d工n SOURCE 1# include“1pc2:×h 3 int main〔v0id s f initialize SSP 6 SSPUCPSR = 5x 52; / SSP max speed I SSPUCRS=5X 57;//SSP max speed, 8 bits s SSP SCR1 =5X 52: / SSP master mode y PINSEL 1 =5X2A8; / SSP mode for pins P5.17 to P5.25 15 11 while(1) 12 13 f/ send two bytes SSPGDR 5855;,, one nice thing about the ssp is that it has a B-W SSP SDR= 5x54:// so here we write the data to be sent without orr 16 f, now wait until both bytes are sent 18 While!〔 SSPESR sx1)) 19 25 1/ now we can read the two bytes received., and do anything with th 2 int data1 sspi int data2= sspidr: 23 24 25 26 HeturntG) 27 Program stopped at line 15 49B8188 15 【实例截图】
【核心代码】
标签:
网友评论
小贴士
感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明
支持(0) 盖楼(回复)