实例介绍
【实例简介】
本书以Cadence SPB 16.3 PCB开发软件为平台，以具体电路为范例，详尽讲解基于Concept-HDL到Allegro电路板设计的全过程，包括项目管理、元器件原理图符号及元器件封装创建、原理图设计（Concept-HDL）、设计约束、PCB布局与布线的规则、CAM文件输出等电路板设计的全过程，对PCB板级设计有全面的参考和学习价值。
【实例截图】
【核心代码】
09e78884-46db-4d5f-a21e-d91cca08d70f
└── Cadence Concept-HDL&Allegro原理图与电路板设计 范例文件
├── allegro
│ └── allegro.rar
└── ftb
├── backup
│ ├── backup.cpm
│ ├── cds.lib
│ ├── temp
│ │ ├── cfg_package.log
│ │ ├── cfg_pic.log
│ │ ├── cfg_verilog.log
│ │ ├── cfg_vhdl.log
│ │ ├── hdldir.log
│ │ ├── mkdefcfg.log
│ │ └── olecs.log
│ └── worklib
│ ├── data
│ │ ├── cfg_analog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── psp_sim_1
│ │ │ ├── data.opj
│ │ │ └── master.tag
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── ram
│ │ ├── cfg_analog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── psp_sim_1
│ │ │ ├── master.tag
│ │ │ └── ram.opj
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page2.cpc
│ │ │ ├── page2.csa
│ │ │ ├── page2.csb
│ │ │ ├── page2.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ └── root
│ ├── cfg_analog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_pic
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── psp_sim_1
│ │ ├── master.tag
│ │ └── root.opj
│ └── sch_1
│ ├── hdldirect.dat
│ ├── master.tag
│ ├── module_order.dat
│ ├── page1.cpc
│ ├── page1.csa
│ ├── page1.csb
│ ├── page1.csv
│ ├── page2.cpc
│ ├── page2.csa
│ ├── page2.csb
│ ├── page2.csv
│ ├── page.map
│ ├── pc.db
│ ├── verilog.v
│ └── viewprps.prp
├── classlib
│ ├── 20l10
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ ├── Copy of chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── act574
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── agnd
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── blockin
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── blockout
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── bnc_conn
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cap
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_3
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_4
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cap_np
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── classlib.cat
│ ├── conn64
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── dg419
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── epc1064
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── epf8282a
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── fct16245
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── gnd
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── gnd_earth
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── inductor
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── lvt574
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── my#20a#20size#20page
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── my#20b#20size#20page
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── photo_diode
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_3
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_4
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── res
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── tc55b4257
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── tlc5602
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── tle2037
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── v12n
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── v#2b12
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ └── vcc
│ └── sym_1
│ ├── master.tag
│ └── symbol.css
├── daamp
│ ├── cds.lib
│ ├── daamp_module.cpm
│ ├── temp
│ │ ├── backannotate.log
│ │ ├── cfg_daamp.bat
│ │ ├── cfg_package.log
│ │ ├── cfg_pic.log
│ │ ├── cfg_verilog.log
│ │ ├── cfg_vhdl.log
│ │ ├── concept2cm.log
│ │ ├── design_import.log
│ │ ├── genview.log
│ │ ├── hdldir.log
│ │ ├── merge.log
│ │ ├── mkdefcfg.log
│ │ ├── netassembler.dat
│ │ ├── netassembler.log
│ │ ├── newgenasym.log
│ │ ├── olecs.log
│ │ ├── packagerxl.bat
│ │ ├── pm.log
│ │ ├── SheetImport
│ │ │ └── sheet_import.mkr
│ │ ├── van.log
│ │ └── xxnedtmp
│ │ ├── event.log
│ │ ├── file.log
│ │ ├── text.log
│ │ └── undo1.log
│ └── worklib
│ ├── alias_bit
│ │ └── daamp_cfg_package
│ │ └── vlog004u.sir
│ ├── alias_vector
│ │ └── daamp_cfg_package
│ │ └── vlog004u.sir
│ ├── daamp
│ │ ├── cfg_analog
│ │ │ ├── daamp.opj
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── constraints
│ │ │ ├── daamp.dcf
│ │ │ ├── daamp.dcf,p
│ │ │ ├── daamp.phys
│ │ │ └── deleted.opf
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── opf
│ │ │ ├── bus.opf
│ │ │ ├── master.tag
│ │ │ └── props.opf
│ │ ├── packaged
│ │ │ ├── master.tag
│ │ │ ├── pstback.dat
│ │ │ ├── pstchip.dat
│ │ │ ├── pstcmdb.dat
│ │ │ ├── pstpin.dat
│ │ │ ├── pstprop.dat
│ │ │ ├── pstrprt.dat
│ │ │ ├── pstxnet.dat
│ │ │ ├── pstxprt.dat
│ │ │ ├── pstxref.dat
│ │ │ ├── pxl.chg
│ │ │ ├── pxl_DAAMP.state
│ │ │ ├── pxl.dbg
│ │ │ ├── pxl.log
│ │ │ ├── pxl.mkr
│ │ │ └── pxl.state
│ │ ├── physical
│ │ │ ├── allegro.jrl
│ │ │ ├── daamp.brd
│ │ │ ├── eco.txt
│ │ │ ├── master.tag
│ │ │ ├── netrev.lst
│ │ │ ├── pstcmdb2.dat
│ │ │ └── signoise.run
│ │ │ ├── case1
│ │ │ │ └── case.cfg
│ │ │ └── cases.cfg
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ └── glbl
│ └── daamp_cfg_package
│ ├── master.tag
│ ├── verilog.v
│ └── vlog004u.sir
├── modules
│ └── daamp.mdd
├── pcb
│ ├── master.tag
│ ├── partial_placed.brd
│ ├── reuse.brd
│ └── symbols
│ ├── 100c75d.pad
│ ├── 52c31d.pad
│ ├── 62c38d.pad
│ ├── 62s38d.pad
│ ├── ab28.dra
│ ├── ab28.fsm
│ ├── ab46.dra
│ ├── ab46.fsm
│ ├── ab53.dra
│ ├── ab53.fsm
│ ├── ab90.dra
│ ├── ab90.fsm
│ ├── assynotes.dra
│ ├── assynotes.osm
│ ├── bnc.dra
│ ├── bnc.psm
│ ├── bsize.dra
│ ├── bsize.osm
│ ├── din64.dra
│ ├── din64.psm
│ ├── dip24.dra
│ ├── dip24.psm
│ ├── dip8.dra
│ ├── dip8.psm
│ ├── hole110.pad
│ ├── ind300.dra
│ ├── ind300.psm
│ ├── lcc24.dra
│ ├── lcc24.psm
│ ├── led.dra
│ ├── led.psm
│ ├── master.tag
│ ├── outline.bsm
│ ├── outline.dra
│ ├── plcc84.dra
│ ├── plcc84.psm
│ ├── sm_0805.dra
│ ├── sm_0805.psm
│ ├── sm_1206.dra
│ ├── sm_1206.psm
│ ├── smc_6032.dra
│ ├── smc_6032.psm
│ ├── smd16_96.pad
│ ├── smd25_50.pad
│ ├── smd30_115.pad
│ ├── smd30_55.pad
│ ├── smd30_96.pad
│ ├── smd50_25.pad
│ ├── smd60_55.pad
│ ├── smd63_47.pad
│ ├── smd80_24.pad
│ ├── smd90_82.pad
│ ├── smdio64.dra
│ ├── smdio64.psm
│ ├── soic20.dra
│ ├── soic20_pe.dra
│ ├── soic20_pe.psm
│ ├── soic20.psm
│ ├── soic24.dra
│ ├── soic24.psm
│ ├── soic24w.dra
│ ├── soic24w.psm
│ ├── soic32.dra
│ ├── soic32.psm
│ ├── soic48.dra
│ ├── soic48.psm
│ ├── soic8.dra
│ ├── soic8.psm
│ ├── to-99.dra
│ ├── to-99.psm
│ └── via.pad
├── pdf
│ └── schematics.pdf
├── readme
├── reference
│ ├── archive_libs
│ │ ├── classlib
│ │ │ ├── 20l10
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ ├── Copy of chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── act574
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── agnd
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── bnc_conn
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── cap
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_2
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_3
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── cap_np
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── conn64
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── dg419
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── epc1064
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── epf8282a
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── fct16245
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── gnd
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── gnd_earth
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── inductor
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── my#20b#20size#20page
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── photo_diode
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_2
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_3
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── res
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── tc55b4257
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── tlc5602
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── tle2037
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── v12n
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── v#2b12
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── vcc
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── standard
│ │ │ ├── ctap
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── inport
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── offpage
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_2
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_3
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_4
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_5
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_6
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── origin
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── outport
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── worklib1
│ │ │ └── ram
│ │ │ ├── cfg_analog
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_package
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_pic
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_verilog
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_vhdl
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── constraints
│ │ │ │ ├── deleted.opf
│ │ │ │ ├── merge.log
│ │ │ │ └── ram.dcf
│ │ │ ├── crefout
│ │ │ │ ├── master.tag
│ │ │ │ ├── page1.csb
│ │ │ │ └── page2.csb
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── opf
│ │ │ │ ├── bus.opf
│ │ │ │ ├── master.tag
│ │ │ │ └── props.opf
│ │ │ ├── packaged
│ │ │ │ ├── master.tag
│ │ │ │ ├── pstback.dat
│ │ │ │ ├── pstchip.dat
│ │ │ │ ├── pstpin.dat
│ │ │ │ ├── pstprop.dat
│ │ │ │ ├── pstrprt.dat
│ │ │ │ ├── pstxnet.dat
│ │ │ │ ├── pstxprt.dat
│ │ │ │ ├── pstxref.dat
│ │ │ │ ├── pxl.chg
│ │ │ │ ├── pxl.dbg
│ │ │ │ ├── pxl.log
│ │ │ │ ├── pxl.mkr
│ │ │ │ └── pxl.state
│ │ │ ├── physical
│ │ │ │ └── enved.jrl
│ │ │ ├── psp_sim_1
│ │ │ │ ├── master.tag
│ │ │ │ └── ram.opj
│ │ │ ├── rptcref_1
│ │ │ │ ├── creferror.txt
│ │ │ │ ├── crefparts.txt
│ │ │ │ └── netsbypage.txt
│ │ │ ├── sch_1
│ │ │ │ ├── hdldirect.dat
│ │ │ │ ├── master.tag
│ │ │ │ ├── module_order.dat
│ │ │ │ ├── page1.cpc
│ │ │ │ ├── page1.csa
│ │ │ │ ├── page1.csb
│ │ │ │ ├── page1.csv
│ │ │ │ ├── page2.cpc
│ │ │ │ ├── page2.csa
│ │ │ │ ├── page2.csb
│ │ │ │ ├── page2.csv
│ │ │ │ ├── page.map
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ └── viewprps.prp
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── worklib2
│ │ └── daamp
│ │ ├── cfg_analog
│ │ │ ├── daamp.opj
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── constraints
│ │ │ ├── daamp.dcf
│ │ │ ├── daamp.dcf,p
│ │ │ ├── daamp.phys
│ │ │ ├── deleted.opf
│ │ │ └── merge.log
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── opf
│ │ │ ├── bus.opf
│ │ │ ├── master.tag
│ │ │ └── props.opf
│ │ ├── packaged
│ │ │ ├── master.tag
│ │ │ ├── pstback.dat
│ │ │ ├── pstchip.dat
│ │ │ ├── pstcmdb.dat
│ │ │ ├── pstpin.dat
│ │ │ ├── pstprop.dat
│ │ │ ├── pstrprt.dat
│ │ │ ├── pstxnet.dat
│ │ │ ├── pstxprt.dat
│ │ │ ├── pstxref.dat
│ │ │ ├── pxl.chg
│ │ │ ├── pxl_DAAMP.state
│ │ │ ├── pxl.dbg
│ │ │ ├── pxl.log
│ │ │ ├── pxl.mkr
│ │ │ └── pxl.state
│ │ ├── physical
│ │ │ ├── allegro.jrl
│ │ │ ├── daamp.brd
│ │ │ ├── eco.txt
│ │ │ ├── master.tag
│ │ │ ├── netrev.lst
│ │ │ ├── pstcmdb2.dat
│ │ │ └── signoise.run
│ │ │ ├── case1
│ │ │ │ └── case.cfg
│ │ │ └── cases.cfg
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cds.lib
│ ├── cref.dat
│ ├── reference.cpm
│ ├── temp
│ │ ├── backannotate.log
│ │ ├── cfg_package.log
│ │ ├── cfg_pic.log
│ │ ├── cfg_root.bat
│ │ ├── cfg_verilog.log
│ │ ├── cfg_vhdl.log
│ │ ├── concept2cm.log
│ │ ├── concept2cm.tmp
│ │ ├── hdldir.log
│ │ ├── mkdefcfg.log
│ │ ├── netassembler.dat
│ │ ├── netassembler.log
│ │ ├── olecs.log
│ │ ├── packagerxl.bat
│ │ └── van.log
│ └── worklib
│ ├── alias_bit
│ │ └── root_cfg_package
│ │ └── vlog004u.sir
│ ├── alias_vector
│ │ └── root_cfg_package
│ │ └── vlog004u.sir
│ ├── data
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── constraints
│ │ │ ├── data.dcf
│ │ │ ├── deleted.opf
│ │ │ └── merge.log
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── glbl
│ │ └── root_cfg_package
│ │ ├── master.tag
│ │ ├── verilog.v
│ │ └── vlog004u.sir
│ └── root
│ ├── cfg_analog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_pic
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── constraints
│ │ ├── deleted.opf
│ │ ├── last_update.dcf
│ │ ├── root.dcf
│ │ ├── root.dcf,p
│ │ └── System.dcf
│ ├── opf
│ │ ├── master.tag
│ │ └── props.opf
│ ├── packaged
│ │ ├── master.tag
│ │ └── pxl.state
│ ├── physical
│ │ ├── allegro.jrl
│ │ ├── batch_drc.log
│ │ ├── bestsave.w
│ │ ├── devices.dml
│ │ ├── eco.txt
│ │ ├── genfeed.log
│ │ ├── interconn.iml
│ │ ├── master.tag
│ │ ├── monitor.sts
│ │ ├── netrev.lst
│ │ ├── pcbxxx.brd
│ │ ├── pstcmdb2.dat
│ │ ├── rename.log
│ │ ├── signoise.log
│ │ ├── signoise.run
│ │ │ ├── case1
│ │ │ │ ├── case.cfg
│ │ │ │ └── case.cfg,1
│ │ │ └── cases.cfg
│ │ ├── specctra.did
│ │ ├── specctra.log
│ │ └── variants.lst
│ ├── psp_sim_1
│ │ ├── master.tag
│ │ └── root.opj
│ ├── sch_1
│ │ ├── hdldirect.dat
│ │ ├── master.tag
│ │ ├── module_order.dat
│ │ ├── page1.cpc
│ │ ├── page1.csa
│ │ ├── page1.csb
│ │ ├── page1.csv
│ │ ├── page2.cpc
│ │ ├── page2.csa
│ │ ├── page2.csb
│ │ ├── page2.csv
│ │ ├── page.map
│ │ ├── pc.db
│ │ ├── verilog.v
│ │ └── viewprps.prp
│ └── variant
│ └── variant.dat
├── revDates
├── setup
│ ├── bom.callouts
│ ├── callouts_template.bom
│ ├── cdssetup
│ │ ├── cds.lib
│ │ └── projmgr
│ │ └── site.cpm
│ ├── cref.dat
│ ├── mech.ptf
│ ├── my_template.bom
│ └── setup.cpm
├── stratix_gx
│ ├── cachelib
│ │ ├── 12vm_atx_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 12vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1364532#2d2_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p25v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p25v_gx_sstl_vref_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_gx_int_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_pll_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_s_int_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_vccg_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_vccp_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr1_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr2_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr3_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr4_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr5_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr6_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 2#2d767004#2d2_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 2n2222a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── Copy of sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 2n2222a_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 2p5v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 2p5v_ddr_vdd_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 2p5v_gx_io_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_clk1_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_clk2_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_clk3_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 3p3v_div_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 3p3v_ext_clk_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 3p3v_gx_io_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_lan_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3vm_atx_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_pll_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_ref_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_rs232_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_s_io_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_xcvr_clks_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_xpak_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 437#2d001_12
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5v_cf_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5vm_atx_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5v_xpak_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 74alvch16244_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 76sb08
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── agilent_e5387a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── alias_bit
│ │ │ └── stratix_gx_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── alias_vector
│ │ │ └── stratix_gx_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── am29dl640d
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ ├── revision.log
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── aps_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── aps_xpak_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── b#20size#20page
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── banana#20jack
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── bead#20ferrite#2fsm_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── bus_conv_5v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap#20np_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── capacitor#20network_3
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── capacitor_np
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ └── part.ptf~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_10
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_11
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_12
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_3
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_4
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_5
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_6
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_7
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_8
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_9
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_pol_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── master.tag
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── part.ptf.homo~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_pol_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cf_header_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── con2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── con20a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── conn#20pcb#2010x2_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── conn#20pcb#205x2#2ds
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── conn_dsub_9pin_double_5
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── crystal1#2d4#2fsm_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── crystal1#2d5#2fsm_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ddr_dimm_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── diode
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── diode_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── diode#20bridge_1423
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── diode#20schottky_3
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── diode#20zener_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ep1s40f1020_5
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── Copy of chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── Copy of chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_10
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_11
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_12
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_3
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_5
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_6
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_7
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_8
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_9
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ ├── symbol.css~
│ │ │ └── WS_FTP.LOG
│ │ ├── ep1sgx25f_11
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── Copy of chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── pinlist.txt~
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_10
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_11
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_12
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_13
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_14
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_3
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_5
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_6
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_7
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_8
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_9
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── epc16u_pqfp100
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── erc
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── evqpac07k
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── fan5066_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── fdc6323l_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── fds6898a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── fuse
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ └── part.ptf~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── glbl
│ │ │ └── stratix_gx_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ ├── gnd
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── gnd_hssi
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── gnd_pll
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── gnd_rtn_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hdr2x10
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hdr2x20
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hdr2x7
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── header#202x2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── header#2032x2_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── header#2032x2_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── header#204x2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── heat#20sink_to#2d263_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hm#2dzd#2d40#28p#29_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_3
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_4
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── ics83026i_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ics8304am
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── ics8545_tssop_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ics87946#2d01_4
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── inductor
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── inductor#2fsm
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── inductor_smd_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── lan91c111_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ldd#2da514ri_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── led_smd_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── lm1587_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── lp2995m
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ltc1386_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── lti#2dsasf54gt_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── max1619_4
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── max1953_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc100ep139_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc100ep33_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc100ept26_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc14490
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── mic29502bu_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── mic5209bm
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── mic5219bm5_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── n12vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── n48v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20bidirectional#20left
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20bidirectional#20right
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20input#20left
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20input#20right
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20output#20left
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20output#20right
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── opto#20isolator#2da_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── osc_smt
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── qd48t033050_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── qd48t20050_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── qs32x2245#2fso_6
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── qs3861#2fso_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── r
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ └── part.ptf~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── r#2dpack_8
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── resistor
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── resistor_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── res_pack
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── res_smd_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── res_smd_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── rj45intled_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_4_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_5_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_6_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_7_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_4_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_5_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_6_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_7_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sma_edge_launch_13
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── socket_0
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── stratix_gx
│ │ │ ├── cfg_package
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_pic
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_verilog
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_vhdl
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ └── sch_1
│ │ │ └── module_order.dat
│ │ ├── sw#20dip#2d3#2fsm_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sw#20slide#2d4p2t_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── sw#20slide#2d6p2t_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── sw#20slide#2ddp3t_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sw#20slide#2ddpdt_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── t#20point#20r_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── titleblock0
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── titleblockansismall
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── tmp_201136
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── xenpak_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ └── zvnl535#2fto_0
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cdsJavaUI.log
│ ├── cds.lib
│ ├── cdssetup
│ │ └── propflow.txt
│ ├── signoise.run
│ │ ├── case1
│ │ │ ├── case.cfg
│ │ │ └── case.cfg,1
│ │ └── cases.cfg
│ ├── sigxp.run
│ │ └── case0
│ │ └── case.cfg
│ ├── stratix_gx.cpm
│ ├── temp
│ │ ├── cfg_stratix_gx.bat
│ │ ├── concept2cm.log
│ │ ├── hdldir.log
│ │ ├── merge.log
│ │ ├── mkdefcfg.log
│ │ ├── netassembler.dat
│ │ ├── netassembler.log
│ │ ├── olecs.log
│ │ ├── van.log
│ │ └── xxnedtmp
│ │ ├── event.log
│ │ ├── file.log
│ │ ├── text.log
│ │ └── undo1.log
│ ├── topology.log
│ └── worklib
│ ├── alias_bit
│ │ ├── abc_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── sch_1_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── schematic1_cfg_package
│ │ │ └── vlog004u.sir
│ │ └── stratix_gx_cfg_package
│ │ └── vlog004u.sir
│ ├── alias_vector
│ │ ├── abc_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── sch_1_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── schematic1_cfg_package
│ │ │ └── vlog004u.sir
│ │ └── stratix_gx_cfg_package
│ │ └── vlog004u.sir
│ ├── glbl
│ │ ├── abc_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ ├── sch_1_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ ├── schematic1_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ └── stratix_gx_cfg_package
│ │ ├── master.tag
│ │ ├── verilog.v
│ │ └── vlog004u.sir
│ └── stratix_gx
│ ├── cfg_analog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_pic
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── constraints
│ │ ├── deleted.opf
│ │ ├── last_update.dcf
│ │ ├── stratix_gx.dcf
│ │ ├── stratix_gx.dcf,p
│ │ └── stratix_gx.phys
│ ├── opf
│ │ ├── bus.opf
│ │ ├── master.tag
│ │ └── props.opf
│ ├── packaged
│ │ ├── cmbcview.dat
│ │ ├── cmdbview.dat
│ │ ├── compview.dat
│ │ ├── funcview.dat
│ │ ├── master.tag
│ │ ├── netview.dat
│ │ ├── pinview.dat
│ │ ├── pstback.dat
│ │ ├── pstchip.dat
│ │ ├── pstcmbc.dat
│ │ ├── pstcmdb.dat
│ │ ├── pstpin.dat
│ │ ├── pstprop.dat
│ │ ├── pstrprt.dat
│ │ ├── pstuprevback.dat
│ │ ├── pstxnet.dat
│ │ ├── pstxprt.dat
│ │ ├── pstxref.dat
│ │ ├── pxl.chg
│ │ ├── pxl.dbg
│ │ ├── pxl.log
│ │ ├── pxl.mkr
│ │ └── pxl.state
│ ├── physical
│ │ ├── allegro.jrl
│ │ ├── batch_drc.log
│ │ ├── dbdoctor.log
│ │ ├── devices.dml
│ │ ├── devices_dump.dml
│ │ ├── dfa_constraints.par
│ │ ├── eco.txt
│ │ ├── extracted_topfile.tmp
│ │ ├── genfeed.log
│ │ ├── interconn.iml
│ │ ├── master.tag
│ │ ├── mi.run
│ │ │ └── devices.dml.parse
│ │ ├── netrev.lst
│ │ ├── pstchip.dat
│ │ ├── pstcmdb2.dat
│ │ ├── pstxnet.dat
│ │ ├── pstxprt.dat
│ │ ├── pxlBA.txt
│ │ ├── signoise.log
│ │ ├── signoise.run
│ │ │ ├── case1
│ │ │ │ ├── case.cfg
│ │ │ │ ├── case.cfg,1
│ │ │ │ ├── sigsimcntl.dat
│ │ │ │ └── sigsimres.dat
│ │ │ └── cases.cfg
│ │ ├── sigxp.dml
│ │ ├── sigxp.run
│ │ │ ├── case0
│ │ │ │ └── case.cfg
│ │ │ ├── cases.cfg
│ │ │ └── signoise.cfg
│ │ └── stratix_gx.brd
│ ├── psp_sim_1
│ │ ├── master.tag
│ │ └── stratix_gx.opj
│ └── sch_1
│ ├── hdldirect.dat
│ ├── master.tag
│ ├── module_order.dat
│ ├── page10.cpc
│ ├── page10.csa
│ ├── page10.csb
│ ├── page10.csv
│ ├── page11.cpc
│ ├── page11.csa
│ ├── page11.csb
│ ├── page11.csv
│ ├── page12.cpc
│ ├── page12.csa
│ ├── page12.csb
│ ├── page12.csv
│ ├── page13.cpc
│ ├── page13.csa
│ ├── page13.csb
│ ├── page13.csv
│ ├── page14.cpc
│ ├── page14.csa
│ ├── page14.csb
│ ├── page14.csv
│ ├── page15.cpc
│ ├── page15.csa
│ ├── page15.csb
│ ├── page15.csv
│ ├── page16.cpc
│ ├── page16.csa
│ ├── page16.csb
│ ├── page16.csv
│ ├── page17.cpc
│ ├── page17.csa
│ ├── page17.csb
│ ├── page17.csv
│ ├── page18.cpc
│ ├── page18.csa
│ ├── page18.csb
│ ├── page18.csv
│ ├── page19.cpc
│ ├── page19.csa
│ ├── page19.csb
│ ├── page19.csv
│ ├── page1.cpc
│ ├── page1.csa
│ ├── page1.csb
│ ├── page1.csv
│ ├── page20.cpc
│ ├── page20.csa
│ ├── page20.csb
│ ├── page20.csv
│ ├── page21.cpc
│ ├── page21.csa
│ ├── page21.csb
│ ├── page21.csv
│ ├── page22.cpc
│ ├── page22.csa
│ ├── page22.csb
│ ├── page22.csv
│ ├── page23.cpc
│ ├── page23.csa
│ ├── page23.csb
│ ├── page23.csv
│ ├── page24.cpc
│ ├── page24.csa
│ ├── page24.csb
│ ├── page24.csv
│ ├── page25.cpc
│ ├── page25.csa
│ ├── page25.csb
│ ├── page25.csv
│ ├── page26.cpc
│ ├── page26.csa
│ ├── page26.csb
│ ├── page26.csv
│ ├── page27.cpc
│ ├── page27.csa
│ ├── page27.csb
│ ├── page27.csv
│ ├── page28.cpc
│ ├── page28.csa
│ ├── page28.csb
│ ├── page28.csv
│ ├── page29.cpc
│ ├── page29.csa
│ ├── page29.csb
│ ├── page29.csv
│ ├── page2.cpc
│ ├── page2.csa
│ ├── page2.csb
│ ├── page2.csv
│ ├── page30.cpc
│ ├── page30.csa
│ ├── page30.csb
│ ├── page30.csv
│ ├── page31.cpc
│ ├── page31.csa
│ ├── page31.csb
│ ├── page31.csv
│ ├── page32.cpc
│ ├── page32.csa
│ ├── page32.csb
│ ├── page32.csv
│ ├── page33.cpc
│ ├── page33.csa
│ ├── page33.csb
│ ├── page33.csv
│ ├── page34.cpc
│ ├── page34.csa
│ ├── page34.csb
│ ├── page34.csv
│ ├── page35.cpc
│ ├── page35.csa
│ ├── page35.csb
│ ├── page35.csv
│ ├── page36.cpc
│ ├── page36.csa
│ ├── page36.csb
│ ├── page36.csv
│ ├── page37.cpc
│ ├── page37.csa
│ ├── page37.csb
│ ├── page37.csv
│ ├── page38.cpc
│ ├── page38.csa
│ ├── page38.csb
│ ├── page38.csv
│ ├── page39.cpc
│ ├── page39.csa
│ ├── page39.csb
│ ├── page39.csv
│ ├── page3.cpc
│ ├── page3.csa
│ ├── page3.csb
│ ├── page3.csv
│ ├── page40.cpc
│ ├── page40.csa
│ ├── page40.csb
│ ├── page40.csv
│ ├── page41.cpc
│ ├── page41.csa
│ ├── page41.csb
│ ├── page41.csv
│ ├── page42.cpc
│ ├── page42.csa
│ ├── page42.csb
│ ├── page42.csv
│ ├── page4.cpc
│ ├── page4.csa
│ ├── page4.csb
│ ├── page4.csv
│ ├── page5.cpc
│ ├── page5.csa
│ ├── page5.csb
│ ├── page5.csv
│ ├── page6.cpc
│ ├── page6.csa
│ ├── page6.csb
│ ├── page6.csv
│ ├── page7.cpc
│ ├── page7.csa
│ ├── page7.csb
│ ├── page7.csv
│ ├── page8.cpc
│ ├── page8.csa
│ ├── page8.csb
│ ├── page8.csv
│ ├── page9.cpc
│ ├── page9.csa
│ ├── page9.csb
│ ├── page9.csv
│ ├── page.map
│ ├── pc.db
│ ├── verilog.v
│ ├── viewprps.prp
│ └── vlog004u.sir
└── test
├── testmaster
│ ├── allegro.scr
│ ├── cds.lib
│ ├── checkplus
│ │ ├── checkplus.ini
│ │ └── cp.dat
│ ├── classlib
│ │ ├── classlib.ptf
│ │ ├── f00
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── f08
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── f11
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── f112
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── f32
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── concept.scr
│ ├── demo.cpm
│ ├── pcb
│ │ ├── ftb.do
│ │ ├── hexcounter.dsn
│ │ ├── master.brd
│ │ └── master.tag
│ ├── temp
│ │ ├── edbconfig.dat
│ │ ├── edbconfig.log
│ │ ├── hdldir.log
│ │ └── packagerxl.bat
│ └── worklib
│ ├── alias_bit
│ │ └── hexcounter_cfg_package
│ │ ├── vlog004u.sir
│ │ └── WS_FTP.LOG
│ ├── alias_vector
│ │ └── hexcounter_cfg_package
│ │ ├── vlog004u.sir
│ │ └── WS_FTP.LOG
│ ├── glbl
│ │ └── hexcounter_cfg_package
│ │ ├── verilog.v
│ │ ├── vhdl.vhd
│ │ ├── vlog004u.sir
│ │ └── WS_FTP.LOG
│ └── hexcounter
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── WS_FTP.LOG
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── WS_FTP.LOG
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── WS_FTP.LOG
│ ├── entity
│ │ ├── verilog.v
│ │ └── vhdl.vhd
│ ├── opf
│ │ └── props.opf
│ ├── sch_1
│ │ ├── hdldirect.dat
│ │ ├── master.tag
│ │ ├── page1.cpc
│ │ ├── page1.csa
│ │ ├── page1.csb
│ │ ├── page1.csv
│ │ ├── pc.db
│ │ ├── verilog.old
│ │ ├── verilog.v
│ │ ├── viewprps.prp
│ │ └── vlog004u.sir
│ └── sym_1
│ ├── master.tag
│ └── symbol.css
└── testscr.cmd
1187 directories, 3220 files
本书以Cadence SPB 16.3 PCB开发软件为平台，以具体电路为范例，详尽讲解基于Concept-HDL到Allegro电路板设计的全过程，包括项目管理、元器件原理图符号及元器件封装创建、原理图设计（Concept-HDL）、设计约束、PCB布局与布线的规则、CAM文件输出等电路板设计的全过程，对PCB板级设计有全面的参考和学习价值。
【实例截图】
【核心代码】
09e78884-46db-4d5f-a21e-d91cca08d70f
└── Cadence Concept-HDL&Allegro原理图与电路板设计 范例文件
├── allegro
│ └── allegro.rar
└── ftb
├── backup
│ ├── backup.cpm
│ ├── cds.lib
│ ├── temp
│ │ ├── cfg_package.log
│ │ ├── cfg_pic.log
│ │ ├── cfg_verilog.log
│ │ ├── cfg_vhdl.log
│ │ ├── hdldir.log
│ │ ├── mkdefcfg.log
│ │ └── olecs.log
│ └── worklib
│ ├── data
│ │ ├── cfg_analog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── psp_sim_1
│ │ │ ├── data.opj
│ │ │ └── master.tag
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── ram
│ │ ├── cfg_analog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── psp_sim_1
│ │ │ ├── master.tag
│ │ │ └── ram.opj
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page2.cpc
│ │ │ ├── page2.csa
│ │ │ ├── page2.csb
│ │ │ ├── page2.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ └── root
│ ├── cfg_analog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_pic
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── psp_sim_1
│ │ ├── master.tag
│ │ └── root.opj
│ └── sch_1
│ ├── hdldirect.dat
│ ├── master.tag
│ ├── module_order.dat
│ ├── page1.cpc
│ ├── page1.csa
│ ├── page1.csb
│ ├── page1.csv
│ ├── page2.cpc
│ ├── page2.csa
│ ├── page2.csb
│ ├── page2.csv
│ ├── page.map
│ ├── pc.db
│ ├── verilog.v
│ └── viewprps.prp
├── classlib
│ ├── 20l10
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ ├── Copy of chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── act574
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── agnd
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── blockin
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── blockout
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── bnc_conn
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cap
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_3
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_4
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cap_np
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── classlib.cat
│ ├── conn64
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── dg419
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── epc1064
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── epf8282a
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── fct16245
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── gnd
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── gnd_earth
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── inductor
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── lvt574
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── my#20a#20size#20page
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── my#20b#20size#20page
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── photo_diode
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sym_3
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_4
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── res
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── tc55b4257
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── tlc5602
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── tle2037
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── metadata
│ │ │ ├── master.tag
│ │ │ ├── pdv_validation.txt
│ │ │ ├── pinlist.txt
│ │ │ ├── revHistory.log
│ │ │ ├── revision.dat
│ │ │ └── revision.log
│ │ ├── part_table
│ │ │ ├── master.tag
│ │ │ └── part.ptf
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── v12n
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── v#2b12
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ └── vcc
│ └── sym_1
│ ├── master.tag
│ └── symbol.css
├── daamp
│ ├── cds.lib
│ ├── daamp_module.cpm
│ ├── temp
│ │ ├── backannotate.log
│ │ ├── cfg_daamp.bat
│ │ ├── cfg_package.log
│ │ ├── cfg_pic.log
│ │ ├── cfg_verilog.log
│ │ ├── cfg_vhdl.log
│ │ ├── concept2cm.log
│ │ ├── design_import.log
│ │ ├── genview.log
│ │ ├── hdldir.log
│ │ ├── merge.log
│ │ ├── mkdefcfg.log
│ │ ├── netassembler.dat
│ │ ├── netassembler.log
│ │ ├── newgenasym.log
│ │ ├── olecs.log
│ │ ├── packagerxl.bat
│ │ ├── pm.log
│ │ ├── SheetImport
│ │ │ └── sheet_import.mkr
│ │ ├── van.log
│ │ └── xxnedtmp
│ │ ├── event.log
│ │ ├── file.log
│ │ ├── text.log
│ │ └── undo1.log
│ └── worklib
│ ├── alias_bit
│ │ └── daamp_cfg_package
│ │ └── vlog004u.sir
│ ├── alias_vector
│ │ └── daamp_cfg_package
│ │ └── vlog004u.sir
│ ├── daamp
│ │ ├── cfg_analog
│ │ │ ├── daamp.opj
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── constraints
│ │ │ ├── daamp.dcf
│ │ │ ├── daamp.dcf,p
│ │ │ ├── daamp.phys
│ │ │ └── deleted.opf
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── opf
│ │ │ ├── bus.opf
│ │ │ ├── master.tag
│ │ │ └── props.opf
│ │ ├── packaged
│ │ │ ├── master.tag
│ │ │ ├── pstback.dat
│ │ │ ├── pstchip.dat
│ │ │ ├── pstcmdb.dat
│ │ │ ├── pstpin.dat
│ │ │ ├── pstprop.dat
│ │ │ ├── pstrprt.dat
│ │ │ ├── pstxnet.dat
│ │ │ ├── pstxprt.dat
│ │ │ ├── pstxref.dat
│ │ │ ├── pxl.chg
│ │ │ ├── pxl_DAAMP.state
│ │ │ ├── pxl.dbg
│ │ │ ├── pxl.log
│ │ │ ├── pxl.mkr
│ │ │ └── pxl.state
│ │ ├── physical
│ │ │ ├── allegro.jrl
│ │ │ ├── daamp.brd
│ │ │ ├── eco.txt
│ │ │ ├── master.tag
│ │ │ ├── netrev.lst
│ │ │ ├── pstcmdb2.dat
│ │ │ └── signoise.run
│ │ │ ├── case1
│ │ │ │ └── case.cfg
│ │ │ └── cases.cfg
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ └── glbl
│ └── daamp_cfg_package
│ ├── master.tag
│ ├── verilog.v
│ └── vlog004u.sir
├── modules
│ └── daamp.mdd
├── pcb
│ ├── master.tag
│ ├── partial_placed.brd
│ ├── reuse.brd
│ └── symbols
│ ├── 100c75d.pad
│ ├── 52c31d.pad
│ ├── 62c38d.pad
│ ├── 62s38d.pad
│ ├── ab28.dra
│ ├── ab28.fsm
│ ├── ab46.dra
│ ├── ab46.fsm
│ ├── ab53.dra
│ ├── ab53.fsm
│ ├── ab90.dra
│ ├── ab90.fsm
│ ├── assynotes.dra
│ ├── assynotes.osm
│ ├── bnc.dra
│ ├── bnc.psm
│ ├── bsize.dra
│ ├── bsize.osm
│ ├── din64.dra
│ ├── din64.psm
│ ├── dip24.dra
│ ├── dip24.psm
│ ├── dip8.dra
│ ├── dip8.psm
│ ├── hole110.pad
│ ├── ind300.dra
│ ├── ind300.psm
│ ├── lcc24.dra
│ ├── lcc24.psm
│ ├── led.dra
│ ├── led.psm
│ ├── master.tag
│ ├── outline.bsm
│ ├── outline.dra
│ ├── plcc84.dra
│ ├── plcc84.psm
│ ├── sm_0805.dra
│ ├── sm_0805.psm
│ ├── sm_1206.dra
│ ├── sm_1206.psm
│ ├── smc_6032.dra
│ ├── smc_6032.psm
│ ├── smd16_96.pad
│ ├── smd25_50.pad
│ ├── smd30_115.pad
│ ├── smd30_55.pad
│ ├── smd30_96.pad
│ ├── smd50_25.pad
│ ├── smd60_55.pad
│ ├── smd63_47.pad
│ ├── smd80_24.pad
│ ├── smd90_82.pad
│ ├── smdio64.dra
│ ├── smdio64.psm
│ ├── soic20.dra
│ ├── soic20_pe.dra
│ ├── soic20_pe.psm
│ ├── soic20.psm
│ ├── soic24.dra
│ ├── soic24.psm
│ ├── soic24w.dra
│ ├── soic24w.psm
│ ├── soic32.dra
│ ├── soic32.psm
│ ├── soic48.dra
│ ├── soic48.psm
│ ├── soic8.dra
│ ├── soic8.psm
│ ├── to-99.dra
│ ├── to-99.psm
│ └── via.pad
│ └── schematics.pdf
├── readme
├── reference
│ ├── archive_libs
│ │ ├── classlib
│ │ │ ├── 20l10
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ ├── Copy of chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── act574
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── agnd
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── bnc_conn
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── cap
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_2
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_3
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── cap_np
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── conn64
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── dg419
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── epc1064
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── epf8282a
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── fct16245
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── gnd
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── gnd_earth
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── inductor
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── my#20b#20size#20page
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── photo_diode
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_2
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_3
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── res
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── tc55b4257
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── tlc5602
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── tle2037
│ │ │ │ ├── chips
│ │ │ │ │ ├── chips.prt
│ │ │ │ │ └── master.tag
│ │ │ │ ├── entity
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pc.db
│ │ │ │ │ ├── verilog.v
│ │ │ │ │ ├── vhdl.vhd
│ │ │ │ │ └── vlog004u.sir
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── part_table
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── part.ptf
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── v12n
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── v#2b12
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── vcc
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── standard
│ │ │ ├── ctap
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── inport
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── offpage
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ ├── sym_1
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_2
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_3
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_4
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ ├── sym_5
│ │ │ │ │ ├── master.tag
│ │ │ │ │ └── symbol.css
│ │ │ │ └── sym_6
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── origin
│ │ │ │ ├── metadata
│ │ │ │ │ ├── master.tag
│ │ │ │ │ ├── pdv_validation.txt
│ │ │ │ │ ├── pinlist.txt
│ │ │ │ │ ├── revHistory.log
│ │ │ │ │ ├── revision.dat
│ │ │ │ │ └── revision.log
│ │ │ │ └── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── outport
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── worklib1
│ │ │ └── ram
│ │ │ ├── cfg_analog
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_package
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_pic
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_verilog
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_vhdl
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── constraints
│ │ │ │ ├── deleted.opf
│ │ │ │ ├── merge.log
│ │ │ │ └── ram.dcf
│ │ │ ├── crefout
│ │ │ │ ├── master.tag
│ │ │ │ ├── page1.csb
│ │ │ │ └── page2.csb
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── opf
│ │ │ │ ├── bus.opf
│ │ │ │ ├── master.tag
│ │ │ │ └── props.opf
│ │ │ ├── packaged
│ │ │ │ ├── master.tag
│ │ │ │ ├── pstback.dat
│ │ │ │ ├── pstchip.dat
│ │ │ │ ├── pstpin.dat
│ │ │ │ ├── pstprop.dat
│ │ │ │ ├── pstrprt.dat
│ │ │ │ ├── pstxnet.dat
│ │ │ │ ├── pstxprt.dat
│ │ │ │ ├── pstxref.dat
│ │ │ │ ├── pxl.chg
│ │ │ │ ├── pxl.dbg
│ │ │ │ ├── pxl.log
│ │ │ │ ├── pxl.mkr
│ │ │ │ └── pxl.state
│ │ │ ├── physical
│ │ │ │ └── enved.jrl
│ │ │ ├── psp_sim_1
│ │ │ │ ├── master.tag
│ │ │ │ └── ram.opj
│ │ │ ├── rptcref_1
│ │ │ │ ├── creferror.txt
│ │ │ │ ├── crefparts.txt
│ │ │ │ └── netsbypage.txt
│ │ │ ├── sch_1
│ │ │ │ ├── hdldirect.dat
│ │ │ │ ├── master.tag
│ │ │ │ ├── module_order.dat
│ │ │ │ ├── page1.cpc
│ │ │ │ ├── page1.csa
│ │ │ │ ├── page1.csb
│ │ │ │ ├── page1.csv
│ │ │ │ ├── page2.cpc
│ │ │ │ ├── page2.csa
│ │ │ │ ├── page2.csb
│ │ │ │ ├── page2.csv
│ │ │ │ ├── page.map
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ └── viewprps.prp
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── worklib2
│ │ └── daamp
│ │ ├── cfg_analog
│ │ │ ├── daamp.opj
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── constraints
│ │ │ ├── daamp.dcf
│ │ │ ├── daamp.dcf,p
│ │ │ ├── daamp.phys
│ │ │ ├── deleted.opf
│ │ │ └── merge.log
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── opf
│ │ │ ├── bus.opf
│ │ │ ├── master.tag
│ │ │ └── props.opf
│ │ ├── packaged
│ │ │ ├── master.tag
│ │ │ ├── pstback.dat
│ │ │ ├── pstchip.dat
│ │ │ ├── pstcmdb.dat
│ │ │ ├── pstpin.dat
│ │ │ ├── pstprop.dat
│ │ │ ├── pstrprt.dat
│ │ │ ├── pstxnet.dat
│ │ │ ├── pstxprt.dat
│ │ │ ├── pstxref.dat
│ │ │ ├── pxl.chg
│ │ │ ├── pxl_DAAMP.state
│ │ │ ├── pxl.dbg
│ │ │ ├── pxl.log
│ │ │ ├── pxl.mkr
│ │ │ └── pxl.state
│ │ ├── physical
│ │ │ ├── allegro.jrl
│ │ │ ├── daamp.brd
│ │ │ ├── eco.txt
│ │ │ ├── master.tag
│ │ │ ├── netrev.lst
│ │ │ ├── pstcmdb2.dat
│ │ │ └── signoise.run
│ │ │ ├── case1
│ │ │ │ └── case.cfg
│ │ │ └── cases.cfg
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cds.lib
│ ├── cref.dat
│ ├── reference.cpm
│ ├── temp
│ │ ├── backannotate.log
│ │ ├── cfg_package.log
│ │ ├── cfg_pic.log
│ │ ├── cfg_root.bat
│ │ ├── cfg_verilog.log
│ │ ├── cfg_vhdl.log
│ │ ├── concept2cm.log
│ │ ├── concept2cm.tmp
│ │ ├── hdldir.log
│ │ ├── mkdefcfg.log
│ │ ├── netassembler.dat
│ │ ├── netassembler.log
│ │ ├── olecs.log
│ │ ├── packagerxl.bat
│ │ └── van.log
│ └── worklib
│ ├── alias_bit
│ │ └── root_cfg_package
│ │ └── vlog004u.sir
│ ├── alias_vector
│ │ └── root_cfg_package
│ │ └── vlog004u.sir
│ ├── data
│ │ ├── cfg_package
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_pic
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_verilog
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── cfg_vhdl
│ │ │ ├── expand.cfg
│ │ │ └── master.tag
│ │ ├── constraints
│ │ │ ├── data.dcf
│ │ │ ├── deleted.opf
│ │ │ └── merge.log
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── sch_1
│ │ │ ├── hdldirect.dat
│ │ │ ├── master.tag
│ │ │ ├── module_order.dat
│ │ │ ├── page1.cpc
│ │ │ ├── page1.csa
│ │ │ ├── page1.csb
│ │ │ ├── page1.csv
│ │ │ ├── page.map
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ └── viewprps.prp
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── glbl
│ │ └── root_cfg_package
│ │ ├── master.tag
│ │ ├── verilog.v
│ │ └── vlog004u.sir
│ └── root
│ ├── cfg_analog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_pic
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── constraints
│ │ ├── deleted.opf
│ │ ├── last_update.dcf
│ │ ├── root.dcf
│ │ ├── root.dcf,p
│ │ └── System.dcf
│ ├── opf
│ │ ├── master.tag
│ │ └── props.opf
│ ├── packaged
│ │ ├── master.tag
│ │ └── pxl.state
│ ├── physical
│ │ ├── allegro.jrl
│ │ ├── batch_drc.log
│ │ ├── bestsave.w
│ │ ├── devices.dml
│ │ ├── eco.txt
│ │ ├── genfeed.log
│ │ ├── interconn.iml
│ │ ├── master.tag
│ │ ├── monitor.sts
│ │ ├── netrev.lst
│ │ ├── pcbxxx.brd
│ │ ├── pstcmdb2.dat
│ │ ├── rename.log
│ │ ├── signoise.log
│ │ ├── signoise.run
│ │ │ ├── case1
│ │ │ │ ├── case.cfg
│ │ │ │ └── case.cfg,1
│ │ │ └── cases.cfg
│ │ ├── specctra.did
│ │ ├── specctra.log
│ │ └── variants.lst
│ ├── psp_sim_1
│ │ ├── master.tag
│ │ └── root.opj
│ ├── sch_1
│ │ ├── hdldirect.dat
│ │ ├── master.tag
│ │ ├── module_order.dat
│ │ ├── page1.cpc
│ │ ├── page1.csa
│ │ ├── page1.csb
│ │ ├── page1.csv
│ │ ├── page2.cpc
│ │ ├── page2.csa
│ │ ├── page2.csb
│ │ ├── page2.csv
│ │ ├── page.map
│ │ ├── pc.db
│ │ ├── verilog.v
│ │ └── viewprps.prp
│ └── variant
│ └── variant.dat
├── revDates
├── setup
│ ├── bom.callouts
│ ├── callouts_template.bom
│ ├── cdssetup
│ │ ├── cds.lib
│ │ └── projmgr
│ │ └── site.cpm
│ ├── cref.dat
│ ├── mech.ptf
│ ├── my_template.bom
│ └── setup.cpm
├── stratix_gx
│ ├── cachelib
│ │ ├── 12vm_atx_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 12vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1364532#2d2_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p25v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p25v_gx_sstl_vref_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_gx_int_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_pll_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_s_int_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_vccg_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_vccp_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr1_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr2_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr3_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr4_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr5_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr6_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 1p5v_xcvr_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 2#2d767004#2d2_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 2n2222a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── Copy of sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 2n2222a_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 2p5v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 2p5v_ddr_vdd_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 2p5v_gx_io_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_clk1_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_clk2_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_clk3_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 3p3v_div_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 3p3v_ext_clk_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 3p3v_gx_io_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_lan_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3vm_atx_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_pll_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_ref_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_rs232_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_s_io_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_xcvr_clks_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 3p3v_xpak_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 437#2d001_12
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5v_cf_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5vm_atx_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 5v_xpak_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── 74alvch16244_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── 76sb08
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── agilent_e5387a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── alias_bit
│ │ │ └── stratix_gx_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── alias_vector
│ │ │ └── stratix_gx_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── am29dl640d
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ ├── revision.log
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── aps_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── aps_xpak_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── b#20size#20page
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── banana#20jack
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── bead#20ferrite#2fsm_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── bus_conv_5v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap#20np_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── capacitor#20network_3
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── capacitor_np
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ └── part.ptf~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_10
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_11
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_12
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_3
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_4
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_5
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_6
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_7
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_8
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_npol_9
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_pol_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── master.tag
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── part.ptf.homo~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cap_smd_pol_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── cf_header_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── con2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── con20a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── conn#20pcb#2010x2_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── conn#20pcb#205x2#2ds
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── conn_dsub_9pin_double_5
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── crystal1#2d4#2fsm_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── crystal1#2d5#2fsm_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ddr_dimm_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── diode
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── diode_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── diode#20bridge_1423
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── diode#20schottky_3
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── diode#20zener_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ep1s40f1020_5
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── Copy of chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── Copy of chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_10
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_11
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_12
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_3
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_5
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_6
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_7
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_8
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_9
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ ├── symbol.css~
│ │ │ └── WS_FTP.LOG
│ │ ├── ep1sgx25f_11
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── Copy of chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── metadata
│ │ │ │ ├── master.tag
│ │ │ │ ├── pdv_validation.txt
│ │ │ │ ├── pinlist.txt
│ │ │ │ ├── pinlist.txt~
│ │ │ │ ├── revHistory.log
│ │ │ │ ├── revision.dat
│ │ │ │ └── revision.log
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_10
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_11
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_12
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_13
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_14
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_3
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_4
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_5
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_6
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_7
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ ├── sym_8
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_9
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── epc16u_pqfp100
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── erc
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── evqpac07k
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── fan5066_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── fdc6323l_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── fds6898a
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── fuse
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ └── part.ptf~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── glbl
│ │ │ └── stratix_gx_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ ├── gnd
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── gnd_hssi
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── gnd_pll
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── gnd_rtn_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hdr2x10
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hdr2x20
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hdr2x7
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── header#202x2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── header#2032x2_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── header#2032x2_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── header#204x2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── heat#20sink_to#2d263_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── hm#2dzd#2d40#28p#29_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_2
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── sym_3
│ │ │ │ ├── master.tag
│ │ │ │ ├── symbol.css
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_4
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── ics83026i_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ics8304am
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── ics8545_tssop_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ics87946#2d01_4
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── inductor
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── inductor#2fsm
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── inductor_smd_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── lan91c111_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ldd#2da514ri_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── led_smd_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── lm1587_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── lp2995m
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── ltc1386_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── lti#2dsasf54gt_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── max1619_4
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── max1953_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc100ep139_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc100ep33_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc100ept26_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── mc14490
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── mic29502bu_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── mic5209bm
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── mic5219bm5_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── n12vm_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── n48v_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20bidirectional#20left
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20bidirectional#20right
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20input#20left
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20input#20right
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20output#20left
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── off#2dpage#20output#20right
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── opto#20isolator#2da_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── osc_smt
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── qd48t033050_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── qd48t20050_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── qs32x2245#2fso_6
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── qs3861#2fso_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── r
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ └── part.ptf~
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── r#2dpack_8
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── resistor
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── resistor_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── res_pack
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ ├── chips.prt~
│ │ │ │ ├── master.tag
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ ├── part_table
│ │ │ │ ├── part.ptf
│ │ │ │ ├── part.ptf~
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── res_smd_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── res_smd_2
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── rj45intled_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_4_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_5_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_6_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vccr1_7_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_4_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_5_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_6_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sfp_vcct1_7_bar
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sma_edge_launch_13
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── socket_0
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── stratix_gx
│ │ │ ├── cfg_package
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_pic
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_verilog
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ ├── cfg_vhdl
│ │ │ │ ├── expand.cfg
│ │ │ │ └── master.tag
│ │ │ └── sch_1
│ │ │ └── module_order.dat
│ │ ├── sw#20dip#2d3#2fsm_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sw#20slide#2d4p2t_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── sw#20slide#2d6p2t_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ ├── sw#20slide#2ddp3t_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── sw#20slide#2ddpdt_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── t#20point#20r_0
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── titleblock0
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── titleblockansismall
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── tmp_201136
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── xenpak_1
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ ├── vlog004u.sir
│ │ │ │ └── WS_FTP.LOG
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ ├── symbol.css
│ │ │ └── WS_FTP.LOG
│ │ └── zvnl535#2fto_0
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ └── sym_1
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── cdsJavaUI.log
│ ├── cds.lib
│ ├── cdssetup
│ │ └── propflow.txt
│ ├── signoise.run
│ │ ├── case1
│ │ │ ├── case.cfg
│ │ │ └── case.cfg,1
│ │ └── cases.cfg
│ ├── sigxp.run
│ │ └── case0
│ │ └── case.cfg
│ ├── stratix_gx.cpm
│ ├── temp
│ │ ├── cfg_stratix_gx.bat
│ │ ├── concept2cm.log
│ │ ├── hdldir.log
│ │ ├── merge.log
│ │ ├── mkdefcfg.log
│ │ ├── netassembler.dat
│ │ ├── netassembler.log
│ │ ├── olecs.log
│ │ ├── van.log
│ │ └── xxnedtmp
│ │ ├── event.log
│ │ ├── file.log
│ │ ├── text.log
│ │ └── undo1.log
│ ├── topology.log
│ └── worklib
│ ├── alias_bit
│ │ ├── abc_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── sch_1_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── schematic1_cfg_package
│ │ │ └── vlog004u.sir
│ │ └── stratix_gx_cfg_package
│ │ └── vlog004u.sir
│ ├── alias_vector
│ │ ├── abc_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── sch_1_cfg_package
│ │ │ └── vlog004u.sir
│ │ ├── schematic1_cfg_package
│ │ │ └── vlog004u.sir
│ │ └── stratix_gx_cfg_package
│ │ └── vlog004u.sir
│ ├── glbl
│ │ ├── abc_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ ├── sch_1_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ ├── schematic1_cfg_package
│ │ │ ├── master.tag
│ │ │ ├── verilog.v
│ │ │ └── vlog004u.sir
│ │ └── stratix_gx_cfg_package
│ │ ├── master.tag
│ │ ├── verilog.v
│ │ └── vlog004u.sir
│ └── stratix_gx
│ ├── cfg_analog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_pic
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── master.tag
│ ├── constraints
│ │ ├── deleted.opf
│ │ ├── last_update.dcf
│ │ ├── stratix_gx.dcf
│ │ ├── stratix_gx.dcf,p
│ │ └── stratix_gx.phys
│ ├── opf
│ │ ├── bus.opf
│ │ ├── master.tag
│ │ └── props.opf
│ ├── packaged
│ │ ├── cmbcview.dat
│ │ ├── cmdbview.dat
│ │ ├── compview.dat
│ │ ├── funcview.dat
│ │ ├── master.tag
│ │ ├── netview.dat
│ │ ├── pinview.dat
│ │ ├── pstback.dat
│ │ ├── pstchip.dat
│ │ ├── pstcmbc.dat
│ │ ├── pstcmdb.dat
│ │ ├── pstpin.dat
│ │ ├── pstprop.dat
│ │ ├── pstrprt.dat
│ │ ├── pstuprevback.dat
│ │ ├── pstxnet.dat
│ │ ├── pstxprt.dat
│ │ ├── pstxref.dat
│ │ ├── pxl.chg
│ │ ├── pxl.dbg
│ │ ├── pxl.log
│ │ ├── pxl.mkr
│ │ └── pxl.state
│ ├── physical
│ │ ├── allegro.jrl
│ │ ├── batch_drc.log
│ │ ├── dbdoctor.log
│ │ ├── devices.dml
│ │ ├── devices_dump.dml
│ │ ├── dfa_constraints.par
│ │ ├── eco.txt
│ │ ├── extracted_topfile.tmp
│ │ ├── genfeed.log
│ │ ├── interconn.iml
│ │ ├── master.tag
│ │ ├── mi.run
│ │ │ └── devices.dml.parse
│ │ ├── netrev.lst
│ │ ├── pstchip.dat
│ │ ├── pstcmdb2.dat
│ │ ├── pstxnet.dat
│ │ ├── pstxprt.dat
│ │ ├── pxlBA.txt
│ │ ├── signoise.log
│ │ ├── signoise.run
│ │ │ ├── case1
│ │ │ │ ├── case.cfg
│ │ │ │ ├── case.cfg,1
│ │ │ │ ├── sigsimcntl.dat
│ │ │ │ └── sigsimres.dat
│ │ │ └── cases.cfg
│ │ ├── sigxp.dml
│ │ ├── sigxp.run
│ │ │ ├── case0
│ │ │ │ └── case.cfg
│ │ │ ├── cases.cfg
│ │ │ └── signoise.cfg
│ │ └── stratix_gx.brd
│ ├── psp_sim_1
│ │ ├── master.tag
│ │ └── stratix_gx.opj
│ └── sch_1
│ ├── hdldirect.dat
│ ├── master.tag
│ ├── module_order.dat
│ ├── page10.cpc
│ ├── page10.csa
│ ├── page10.csb
│ ├── page10.csv
│ ├── page11.cpc
│ ├── page11.csa
│ ├── page11.csb
│ ├── page11.csv
│ ├── page12.cpc
│ ├── page12.csa
│ ├── page12.csb
│ ├── page12.csv
│ ├── page13.cpc
│ ├── page13.csa
│ ├── page13.csb
│ ├── page13.csv
│ ├── page14.cpc
│ ├── page14.csa
│ ├── page14.csb
│ ├── page14.csv
│ ├── page15.cpc
│ ├── page15.csa
│ ├── page15.csb
│ ├── page15.csv
│ ├── page16.cpc
│ ├── page16.csa
│ ├── page16.csb
│ ├── page16.csv
│ ├── page17.cpc
│ ├── page17.csa
│ ├── page17.csb
│ ├── page17.csv
│ ├── page18.cpc
│ ├── page18.csa
│ ├── page18.csb
│ ├── page18.csv
│ ├── page19.cpc
│ ├── page19.csa
│ ├── page19.csb
│ ├── page19.csv
│ ├── page1.cpc
│ ├── page1.csa
│ ├── page1.csb
│ ├── page1.csv
│ ├── page20.cpc
│ ├── page20.csa
│ ├── page20.csb
│ ├── page20.csv
│ ├── page21.cpc
│ ├── page21.csa
│ ├── page21.csb
│ ├── page21.csv
│ ├── page22.cpc
│ ├── page22.csa
│ ├── page22.csb
│ ├── page22.csv
│ ├── page23.cpc
│ ├── page23.csa
│ ├── page23.csb
│ ├── page23.csv
│ ├── page24.cpc
│ ├── page24.csa
│ ├── page24.csb
│ ├── page24.csv
│ ├── page25.cpc
│ ├── page25.csa
│ ├── page25.csb
│ ├── page25.csv
│ ├── page26.cpc
│ ├── page26.csa
│ ├── page26.csb
│ ├── page26.csv
│ ├── page27.cpc
│ ├── page27.csa
│ ├── page27.csb
│ ├── page27.csv
│ ├── page28.cpc
│ ├── page28.csa
│ ├── page28.csb
│ ├── page28.csv
│ ├── page29.cpc
│ ├── page29.csa
│ ├── page29.csb
│ ├── page29.csv
│ ├── page2.cpc
│ ├── page2.csa
│ ├── page2.csb
│ ├── page2.csv
│ ├── page30.cpc
│ ├── page30.csa
│ ├── page30.csb
│ ├── page30.csv
│ ├── page31.cpc
│ ├── page31.csa
│ ├── page31.csb
│ ├── page31.csv
│ ├── page32.cpc
│ ├── page32.csa
│ ├── page32.csb
│ ├── page32.csv
│ ├── page33.cpc
│ ├── page33.csa
│ ├── page33.csb
│ ├── page33.csv
│ ├── page34.cpc
│ ├── page34.csa
│ ├── page34.csb
│ ├── page34.csv
│ ├── page35.cpc
│ ├── page35.csa
│ ├── page35.csb
│ ├── page35.csv
│ ├── page36.cpc
│ ├── page36.csa
│ ├── page36.csb
│ ├── page36.csv
│ ├── page37.cpc
│ ├── page37.csa
│ ├── page37.csb
│ ├── page37.csv
│ ├── page38.cpc
│ ├── page38.csa
│ ├── page38.csb
│ ├── page38.csv
│ ├── page39.cpc
│ ├── page39.csa
│ ├── page39.csb
│ ├── page39.csv
│ ├── page3.cpc
│ ├── page3.csa
│ ├── page3.csb
│ ├── page3.csv
│ ├── page40.cpc
│ ├── page40.csa
│ ├── page40.csb
│ ├── page40.csv
│ ├── page41.cpc
│ ├── page41.csa
│ ├── page41.csb
│ ├── page41.csv
│ ├── page42.cpc
│ ├── page42.csa
│ ├── page42.csb
│ ├── page42.csv
│ ├── page4.cpc
│ ├── page4.csa
│ ├── page4.csb
│ ├── page4.csv
│ ├── page5.cpc
│ ├── page5.csa
│ ├── page5.csb
│ ├── page5.csv
│ ├── page6.cpc
│ ├── page6.csa
│ ├── page6.csb
│ ├── page6.csv
│ ├── page7.cpc
│ ├── page7.csa
│ ├── page7.csb
│ ├── page7.csv
│ ├── page8.cpc
│ ├── page8.csa
│ ├── page8.csb
│ ├── page8.csv
│ ├── page9.cpc
│ ├── page9.csa
│ ├── page9.csb
│ ├── page9.csv
│ ├── page.map
│ ├── pc.db
│ ├── verilog.v
│ ├── viewprps.prp
│ └── vlog004u.sir
└── test
├── testmaster
│ ├── allegro.scr
│ ├── cds.lib
│ ├── checkplus
│ │ ├── checkplus.ini
│ │ └── cp.dat
│ ├── classlib
│ │ ├── classlib.ptf
│ │ ├── f00
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── f08
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── f11
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ ├── sym_1
│ │ │ │ ├── master.tag
│ │ │ │ └── symbol.css
│ │ │ └── sym_2
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ ├── f112
│ │ │ ├── chips
│ │ │ │ ├── chips.prt
│ │ │ │ └── master.tag
│ │ │ ├── entity
│ │ │ │ ├── master.tag
│ │ │ │ ├── pc.db
│ │ │ │ ├── verilog.v
│ │ │ │ ├── vhdl.vhd
│ │ │ │ └── vlog004u.sir
│ │ │ └── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── f32
│ │ ├── chips
│ │ │ ├── chips.prt
│ │ │ └── master.tag
│ │ ├── entity
│ │ │ ├── master.tag
│ │ │ ├── pc.db
│ │ │ ├── verilog.v
│ │ │ ├── vhdl.vhd
│ │ │ └── vlog004u.sir
│ │ ├── sym_1
│ │ │ ├── master.tag
│ │ │ └── symbol.css
│ │ └── sym_2
│ │ ├── master.tag
│ │ └── symbol.css
│ ├── concept.scr
│ ├── demo.cpm
│ ├── pcb
│ │ ├── ftb.do
│ │ ├── hexcounter.dsn
│ │ ├── master.brd
│ │ └── master.tag
│ ├── temp
│ │ ├── edbconfig.dat
│ │ ├── edbconfig.log
│ │ ├── hdldir.log
│ │ └── packagerxl.bat
│ └── worklib
│ ├── alias_bit
│ │ └── hexcounter_cfg_package
│ │ ├── vlog004u.sir
│ │ └── WS_FTP.LOG
│ ├── alias_vector
│ │ └── hexcounter_cfg_package
│ │ ├── vlog004u.sir
│ │ └── WS_FTP.LOG
│ ├── glbl
│ │ └── hexcounter_cfg_package
│ │ ├── verilog.v
│ │ ├── vhdl.vhd
│ │ ├── vlog004u.sir
│ │ └── WS_FTP.LOG
│ └── hexcounter
│ ├── cfg_package
│ │ ├── expand.cfg
│ │ └── WS_FTP.LOG
│ ├── cfg_verilog
│ │ ├── expand.cfg
│ │ └── WS_FTP.LOG
│ ├── cfg_vhdl
│ │ ├── expand.cfg
│ │ └── WS_FTP.LOG
│ ├── entity
│ │ ├── verilog.v
│ │ └── vhdl.vhd
│ ├── opf
│ │ └── props.opf
│ ├── sch_1
│ │ ├── hdldirect.dat
│ │ ├── master.tag
│ │ ├── page1.cpc
│ │ ├── page1.csa
│ │ ├── page1.csb
│ │ ├── page1.csv
│ │ ├── pc.db
│ │ ├── verilog.old
│ │ ├── verilog.v
│ │ ├── viewprps.prp
│ │ └── vlog004u.sir
│ └── sym_1
│ ├── master.tag
│ └── symbol.css
└── testscr.cmd
1187 directories, 3220 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论