实例介绍
【实例简介】
IC设计经典教材，《专用集成电路设计实用教程》
专用集成电路设计实用教程 虞希清编著 大學出瓶社 图书在版编目(CIP)数据 专用集成电路设计实用教程/虞希清编著.一杭州: 浙江大学出版社,2007.1 ISBN978-7-308-05113-2 专..Ⅱ.虞..Ⅲ.集成电路一电路设计一高 等学校一教材Ⅳ.TN402 中国版本图书馆CIP数据核字(2006)第165341号 专用集成电路设计实用教程 虞希清编著 任编辑张真 封面设计张真 出版发行浙江大学出版社 (杭州天目山路148号邮政编码310028) (E-mail:zupress@mail,hz,zj.cn) (网址http://www.zjupress.com 排版杭州好友排版工作室 印刷杭州浙大同力教育彩印有限公司 开本787mm×1092mm1/16 印张18.25 字数467千 印数2001-3000 版印次207年1月第1版2007年7月第2次印刷 书号ISBN978-7-30805113-2 定价38.00元 版权所有翻印必究印装差错负责调换 内容提要 在现代的IC设计中,工程师们广泛地使用数字电路的逻辑综合技术。工程师们使用 RTL代码和IP描述设计的功能,进行高级设计,用综合工具对设计进行编辑和优化,以实 现满足设计目标的电路。根据多年为客户进行技术培训,技术支持和IC设计的经验,笔者 编写了本书。书中主要介绍了IC设计的基本概念,设计流程和设计方法,并就工程师们在 设计中常见的问题,提供了解决方法。本书的特点是实用性强 全书共分九章,第一章概述EC设计的趋势和流程;第二章介绍用RTL代码进行电路的 高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章 详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深 入地阐述了电路优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八章 介绍可测性设计;第九章介绍低功耗设计和分析 本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问 题。也可作为高等院校相关专业的高年级学生和研究生的参考书。 前言 本书在 Synopsys公司的逻辑综合培训资料基础上编写而成。 从事EDA工作和ASIC设计已有十几年了。在给中港台ASIC设计工程师提供的技 术培训和支持中,工程师们曾提出了设计和使用设计工具中遇到的各种各样的问题。教学 相长,在和工程师讨论问题、提供解决方案的过程中,我得到了很多的经验和启发。在为用 户解决一些实际问题,为他们提供培训后,我曾收到热情的掌声和感谢信。用户的掌声和谢 意给了我很大的鼓励和鞭策,使我下决心要编写一本实用的中文版的集成电路设计教程和 手册,以答谢用户们的支持和帮助。 本书讲究实用性,希望其中的内容能帮助ASIC设计工程师清楚明了IC设计的基本概 念,IC设计的流程,逻辑综合的基本概念和设计方法,解决进行IC设计时和工具使用时所 遇到的问题。 全书共分九章,第一章概述IC设计的趋势和流程;第二章介绍用RTL代码进行电路的 高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章 详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深 入地阐述了电路的优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八 章介绍可测性设计;第九章介绍低功耗设计和分析 本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问 题。也可作为高等院校相关专业的高年级学生和研究生的参考书。 在本书的编写过程中,得到了 Synopsys中国区高级技术经理常绍军先生的大力支持。 常绍军先生、资深的应用技术顾问李昂先生和冯源先生审阅了本书,并提出了宝贵的意见和 建议。在此,表示衷心的感谢。在本书编写过程中,得到了全家的支持,深表谢意! 由于时间仓促,知识水平有限,书中难免有不足和错误之处,敬请各位专家,IC设计工 程师和同行们批评指正,不胜感激。来函可发电子邮件( Email: victory_snps@ yahoo. com.hk)。 虞希清 2006年11月于 Synopsys香港 目录 第一章集成电路设计概论 1.1摩尔定律……………… ∴…………1 1.2集成电路系统的组成 1.3集成电路的设计流程 第二章数字电路的高级设计和逻辑综合 13 2.1RTL硬件描述语言设计 13 2.1.1行为级硬件描述语言( Behavioral Level hdi) 13 2.1.2寄存器传输级硬件描述语言( RTL HDI) 17 2.1.3结构化硬件描述语言( Structure HDL)………………………………23 2逻辑综合(L。 gic Synthesis)………… ………27 2.2.1逻辑综合的基本步骤… 28 2.2.2综合工具 Design Compiler 30 2.2.3目标库和初始环境设置 鲁·自自音甲·是着音鲁备.··非曲●d■···●···· 第三章系统的层次化设计和模块划分 35 3.1设计组成及 DC- Tcl… ·自音···········日·········.···卡器日音是·晶自鲁bt·。 ……35 3.1.1设计物体( Design Object) 鲁音自 35 3.1.2 DC - Tcl简介 香看 ·鲁·鲁·鲁.鲁自春 3.2层次( Hierarchy)结构和模块划分( Partition)及修改 46 3.2.1层次结构的概念 46 3.2.2模块的划分… 息鲁 48 3.2.3模块划分的修改 ·看。 51 第四章电路的设计目标和约束… °。●看。面● 55 4.1设计的时序约束… 普·非鲁·鲁击曲■ 55 4.1.1同步( Synchronous)电路和异步( Asynchronous)电路… 4.1.2亚稳态( Metastability) 57 4.1.3单时钟同步设计的时序约束… 血D。e 57 4.1.4设计环境的约束 72 4,1.5多时钟同步设计的时序约束… ………79 4.1.6异步设计的时序约束 83 2 专用集成电路设计实用教程 4.1.7保持时间( Hold Time) 85 4.2复杂时序约束 看香鲁e鲁曲鲁。自鲁自。a。自鲁自。鲁 4.2.1多时钟周期( Multi-Cycle)的时序约束 87 4.2.2门控时钟的约束 90 4.2.3分频电路和多路传输电路的时钟约束 鲁·看看看鲁 92 4.3面积约束… …………………………96 第五章综合库和静态时序分析 …98 5.1综合库和设计规则 ···········.······.··4·a·. ·····◆···— 98 5.1.1综合库…… 5.1.2设计规则 107 5.2静态时序分析 5.2.1时序路径和分组 112 5.2.2时间路径的延迟 114 5.2.3时序报告和时序问题的诊断 鲁·.···.·自击击合音。甲。。。●。。● ……115 第六章电路优化和优化策略… 120 6.1电路优化 ..···4····;··.·.·.·.·a·a·;·· 122 6.1.1 Synopsys的知识产权库- Design Ware 123 6.1.2电路优化的三个阶段……… ………………126 6.2优化策略 …………134 6.2.1编辑策略 垂由d垂 ……135 6.2.2自动芯片综合( Automated Chip Synthesis)………………………………141 6.3网表的生成格式及后处理 144 第七章物理综合 148 7.1逻辑综合(L。 gic Synthesis)遇到的问题 ……………………148 7.2物理综合( Physical Synthesis)的基本流程 鲁鲁自谁 …………………………151 7.3逻辑综合的拓扑技术( Topographical Technology)……… …162 第八章可测试性设计… 174 8.1生产测试简介………… 174 8.2可测试性设计 鲁D曹吾音·非·自·········着4鲁4鲁是 176 8.2.1物理瑕疵和故障模型 176 8.2.2D算法( D algorithm) 178 8.3测试协议( Test protocol) 185 8.4测试的设计规则 ·●鲁q鲁·音鲁鲁D鲁香曹音音音·自自··。·非鲁曲··● 190 8.4.1可测试性设计中的时钟信号 190 8.4.2三态总线和双向端口的测试 。非 ……………………198 录 8.5门级网表可测试问题的自动修正 204 8.6扫描链的插入 208 8.7可测试设计的输出和流程 222 8.8自适应性扫描压缩技术 ………225 第九章低功耗设计和分析 229 9.1工艺库的功耗模型 …………231 9.2功耗的分析… 鲁鲁鲁 ……………237 9.3低功耗电路的设计和优化 251 9.3.1门控时钟电路 252 93.2操作数分离… ……261 9.3.3门级电路的功耗优化 ●·4·■D鲁曹春击自由 266 9.3.4多个供电电压( Multi-VDD)… 274 9.3.5电源门控…… …276 参考文献…………………… 281 第一章 集应电路设计概记 集成电路( Integrated Circuits)是现代电子设备的重要组成部分。因此,成功设计集成 电路对整个电子信息技术产业的发展起到重要的作用。由于科技的发展,半导体芯片的集 成化程度越来越高,设计的系统越来越复杂,规模越来越大,设计的性能越来越髙,功耗也越 来越大,这些不断地给芯片设计工程师和电子设计自动化( Electronics Design Automation, 简称EDA)厂商提出新的课题和挑战。 1.1摩尔定律 摩尔提出著名的“摩尔定律”已经40多年了。1965年4月,摩尔在《电子学( Electron ics)》杂志上发表文章预言,半导体芯片上集成的晶体管数量将每年翻一番。1975年,他又 提出修正说,芯片上集成的晶体管数量将每两年翻一番。 晶体管数量 MOORES LAW Intels Tanuma 2 Processo 1000000000 ante△nm tele Pentium Pr 100000000 Intels Pentium m Processo itels Pentium Pro 10000000 Intels tuma Pr intels*v Proces 1000000 Intel388 pre 286 100000 8080 10000 8008 4004● 1000 1970 1975 1980 1985 1990 1995 2000 2005 年度 图1.1.1 图1.1.1为在过去25年, ntel CPu中晶体管增长的情况。集成电路的规模不断地稳 【实例截图】
【核心代码】
IC设计经典教材，《专用集成电路设计实用教程》
专用集成电路设计实用教程 虞希清编著 大學出瓶社 图书在版编目(CIP)数据 专用集成电路设计实用教程/虞希清编著.一杭州: 浙江大学出版社,2007.1 ISBN978-7-308-05113-2 专..Ⅱ.虞..Ⅲ.集成电路一电路设计一高 等学校一教材Ⅳ.TN402 中国版本图书馆CIP数据核字(2006)第165341号 专用集成电路设计实用教程 虞希清编著 任编辑张真 封面设计张真 出版发行浙江大学出版社 (杭州天目山路148号邮政编码310028) (E-mail:zupress@mail,hz,zj.cn) (网址http://www.zjupress.com 排版杭州好友排版工作室 印刷杭州浙大同力教育彩印有限公司 开本787mm×1092mm1/16 印张18.25 字数467千 印数2001-3000 版印次207年1月第1版2007年7月第2次印刷 书号ISBN978-7-30805113-2 定价38.00元 版权所有翻印必究印装差错负责调换 内容提要 在现代的IC设计中,工程师们广泛地使用数字电路的逻辑综合技术。工程师们使用 RTL代码和IP描述设计的功能,进行高级设计,用综合工具对设计进行编辑和优化,以实 现满足设计目标的电路。根据多年为客户进行技术培训,技术支持和IC设计的经验,笔者 编写了本书。书中主要介绍了IC设计的基本概念,设计流程和设计方法,并就工程师们在 设计中常见的问题,提供了解决方法。本书的特点是实用性强 全书共分九章,第一章概述EC设计的趋势和流程;第二章介绍用RTL代码进行电路的 高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章 详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深 入地阐述了电路优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八章 介绍可测性设计;第九章介绍低功耗设计和分析 本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问 题。也可作为高等院校相关专业的高年级学生和研究生的参考书。 前言 本书在 Synopsys公司的逻辑综合培训资料基础上编写而成。 从事EDA工作和ASIC设计已有十几年了。在给中港台ASIC设计工程师提供的技 术培训和支持中,工程师们曾提出了设计和使用设计工具中遇到的各种各样的问题。教学 相长,在和工程师讨论问题、提供解决方案的过程中,我得到了很多的经验和启发。在为用 户解决一些实际问题,为他们提供培训后,我曾收到热情的掌声和感谢信。用户的掌声和谢 意给了我很大的鼓励和鞭策,使我下决心要编写一本实用的中文版的集成电路设计教程和 手册,以答谢用户们的支持和帮助。 本书讲究实用性,希望其中的内容能帮助ASIC设计工程师清楚明了IC设计的基本概 念,IC设计的流程,逻辑综合的基本概念和设计方法,解决进行IC设计时和工具使用时所 遇到的问题。 全书共分九章,第一章概述IC设计的趋势和流程;第二章介绍用RTL代码进行电路的 高级设计和数字电路的逻辑综合;第三章陈述了IC系统的层次化设计和模块划分;第四章 详细地说明如何设置电路的设计目标和约束;第五章介绍综合库和静态时序分析;第六章深 入地阐述了电路的优化和优化策略;第七章陈述物理综合和简介逻辑综合的拓扑技术;第八 章介绍可测性设计;第九章介绍低功耗设计和分析 本书的主要对象是IC设计工程师,帮助他们解决IC设计和综合过程中遇到的实际问 题。也可作为高等院校相关专业的高年级学生和研究生的参考书。 在本书的编写过程中,得到了 Synopsys中国区高级技术经理常绍军先生的大力支持。 常绍军先生、资深的应用技术顾问李昂先生和冯源先生审阅了本书,并提出了宝贵的意见和 建议。在此,表示衷心的感谢。在本书编写过程中,得到了全家的支持,深表谢意! 由于时间仓促,知识水平有限,书中难免有不足和错误之处,敬请各位专家,IC设计工 程师和同行们批评指正,不胜感激。来函可发电子邮件( Email: victory_snps@ yahoo. com.hk)。 虞希清 2006年11月于 Synopsys香港 目录 第一章集成电路设计概论 1.1摩尔定律……………… ∴…………1 1.2集成电路系统的组成 1.3集成电路的设计流程 第二章数字电路的高级设计和逻辑综合 13 2.1RTL硬件描述语言设计 13 2.1.1行为级硬件描述语言( Behavioral Level hdi) 13 2.1.2寄存器传输级硬件描述语言( RTL HDI) 17 2.1.3结构化硬件描述语言( Structure HDL)………………………………23 2逻辑综合(L。 gic Synthesis)………… ………27 2.2.1逻辑综合的基本步骤… 28 2.2.2综合工具 Design Compiler 30 2.2.3目标库和初始环境设置 鲁·自自音甲·是着音鲁备.··非曲●d■···●···· 第三章系统的层次化设计和模块划分 35 3.1设计组成及 DC- Tcl… ·自音···········日·········.···卡器日音是·晶自鲁bt·。 ……35 3.1.1设计物体( Design Object) 鲁音自 35 3.1.2 DC - Tcl简介 香看 ·鲁·鲁·鲁.鲁自春 3.2层次( Hierarchy)结构和模块划分( Partition)及修改 46 3.2.1层次结构的概念 46 3.2.2模块的划分… 息鲁 48 3.2.3模块划分的修改 ·看。 51 第四章电路的设计目标和约束… °。●看。面● 55 4.1设计的时序约束… 普·非鲁·鲁击曲■ 55 4.1.1同步( Synchronous)电路和异步( Asynchronous)电路… 4.1.2亚稳态( Metastability) 57 4.1.3单时钟同步设计的时序约束… 血D。e 57 4.1.4设计环境的约束 72 4,1.5多时钟同步设计的时序约束… ………79 4.1.6异步设计的时序约束 83 2 专用集成电路设计实用教程 4.1.7保持时间( Hold Time) 85 4.2复杂时序约束 看香鲁e鲁曲鲁。自鲁自。a。自鲁自。鲁 4.2.1多时钟周期( Multi-Cycle)的时序约束 87 4.2.2门控时钟的约束 90 4.2.3分频电路和多路传输电路的时钟约束 鲁·看看看鲁 92 4.3面积约束… …………………………96 第五章综合库和静态时序分析 …98 5.1综合库和设计规则 ···········.······.··4·a·. ·····◆···— 98 5.1.1综合库…… 5.1.2设计规则 107 5.2静态时序分析 5.2.1时序路径和分组 112 5.2.2时间路径的延迟 114 5.2.3时序报告和时序问题的诊断 鲁·.···.·自击击合音。甲。。。●。。● ……115 第六章电路优化和优化策略… 120 6.1电路优化 ..···4····;··.·.·.·.·a·a·;·· 122 6.1.1 Synopsys的知识产权库- Design Ware 123 6.1.2电路优化的三个阶段……… ………………126 6.2优化策略 …………134 6.2.1编辑策略 垂由d垂 ……135 6.2.2自动芯片综合( Automated Chip Synthesis)………………………………141 6.3网表的生成格式及后处理 144 第七章物理综合 148 7.1逻辑综合(L。 gic Synthesis)遇到的问题 ……………………148 7.2物理综合( Physical Synthesis)的基本流程 鲁鲁自谁 …………………………151 7.3逻辑综合的拓扑技术( Topographical Technology)……… …162 第八章可测试性设计… 174 8.1生产测试简介………… 174 8.2可测试性设计 鲁D曹吾音·非·自·········着4鲁4鲁是 176 8.2.1物理瑕疵和故障模型 176 8.2.2D算法( D algorithm) 178 8.3测试协议( Test protocol) 185 8.4测试的设计规则 ·●鲁q鲁·音鲁鲁D鲁香曹音音音·自自··。·非鲁曲··● 190 8.4.1可测试性设计中的时钟信号 190 8.4.2三态总线和双向端口的测试 。非 ……………………198 录 8.5门级网表可测试问题的自动修正 204 8.6扫描链的插入 208 8.7可测试设计的输出和流程 222 8.8自适应性扫描压缩技术 ………225 第九章低功耗设计和分析 229 9.1工艺库的功耗模型 …………231 9.2功耗的分析… 鲁鲁鲁 ……………237 9.3低功耗电路的设计和优化 251 9.3.1门控时钟电路 252 93.2操作数分离… ……261 9.3.3门级电路的功耗优化 ●·4·■D鲁曹春击自由 266 9.3.4多个供电电压( Multi-VDD)… 274 9.3.5电源门控…… …276 参考文献…………………… 281 第一章 集应电路设计概记 集成电路( Integrated Circuits)是现代电子设备的重要组成部分。因此,成功设计集成 电路对整个电子信息技术产业的发展起到重要的作用。由于科技的发展,半导体芯片的集 成化程度越来越高,设计的系统越来越复杂,规模越来越大,设计的性能越来越髙,功耗也越 来越大,这些不断地给芯片设计工程师和电子设计自动化( Electronics Design Automation, 简称EDA)厂商提出新的课题和挑战。 1.1摩尔定律 摩尔提出著名的“摩尔定律”已经40多年了。1965年4月,摩尔在《电子学( Electron ics)》杂志上发表文章预言,半导体芯片上集成的晶体管数量将每年翻一番。1975年,他又 提出修正说,芯片上集成的晶体管数量将每两年翻一番。 晶体管数量 MOORES LAW Intels Tanuma 2 Processo 1000000000 ante△nm tele Pentium Pr 100000000 Intels Pentium m Processo itels Pentium Pro 10000000 Intels tuma Pr intels*v Proces 1000000 Intel388 pre 286 100000 8080 10000 8008 4004● 1000 1970 1975 1980 1985 1990 1995 2000 2005 年度 图1.1.1 图1.1.1为在过去25年, ntel CPu中晶体管增长的情况。集成电路的规模不断地稳 【实例截图】
【核心代码】
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论