开源8051软核_oc8051_verilog

【实例简介】
opencores上面的开源8051内核的软核处理器设计，包含整个svn目录。
【实例截图】
【核心代码】
2f7cd777-3c2d-40bc-8d9c-f7986904a239
└── 8051
├── tags
│   ├── rel0
│   │   ├── asm
│   │   │   ├── cast.c
│   │   │   ├── counter_test.asm
│   │   │   ├── DIV16U.asm
│   │   │   ├── divmul.c
│   │   │   ├── fib.c
│   │   │   ├── gcd.c
│   │   │   ├── hex
│   │   │   │   ├── cast.hex
│   │   │   │   ├── counter_test.hex
│   │   │   │   ├── div16u.hex
│   │   │   │   ├── divmul.hex
│   │   │   │   ├── fib.hex
│   │   │   │   ├── gcd.hex
│   │   │   │   ├── int2bin.hex
│   │   │   │   ├── interrupt_test.hex
│   │   │   │   ├── lcall.hex
│   │   │   │   ├── negcnt.hex
│   │   │   │   ├── r_bank.hex
│   │   │   │   ├── serial.hex
│   │   │   │   ├── serial_test.hex
│   │   │   │   ├── sort.hex
│   │   │   │   ├── sqroot.hex
│   │   │   │   ├── testall.hex
│   │   │   │   ├── timer.hex
│   │   │   │   ├── timer_test.hex
│   │   │   │   ├── xram.hex
│   │   │   │   └── xram_m.ihx
│   │   │   ├── in
│   │   │   │   ├── cast.in
│   │   │   │   ├── counter_test.in
│   │   │   │   ├── div16u.in
│   │   │   │   ├── divmul.in
│   │   │   │   ├── fib.in
│   │   │   │   ├── gcd.in
│   │   │   │   ├── int2bin.in
│   │   │   │   ├── interrupt_test.in
│   │   │   │   ├── lcall.in
│   │   │   │   ├── negcnt.in
│   │   │   │   ├── r_bank.in
│   │   │   │   ├── serial.in
│   │   │   │   ├── serial_test.in
│   │   │   │   ├── sort.in
│   │   │   │   ├── sqroot.in
│   │   │   │   ├── testall.in
│   │   │   │   ├── timer.in
│   │   │   │   ├── timer_test.in
│   │   │   │   ├── xram.in
│   │   │   │   └── xram_m.in
│   │   │   ├── int2bin.c
│   │   │   ├── interrupt_test.asm
│   │   │   ├── lcall.asm
│   │   │   ├── negcnt.c
│   │   │   ├── r_bank.asm
│   │   │   ├── serial.asm
│   │   │   ├── serial_test.asm
│   │   │   ├── sort.c
│   │   │   ├── sqroot.c
│   │   │   ├── testall.c
│   │   │   ├── test.asm
│   │   │   ├── timer.asm
│   │   │   ├── timer_test.asm
│   │   │   ├── v
│   │   │   │   ├── cast.v
│   │   │   │   ├── counter_test.v
│   │   │   │   ├── div16u.v
│   │   │   │   ├── divmul.v
│   │   │   │   ├── fib.v
│   │   │   │   ├── gcd.v
│   │   │   │   ├── int2bin.v
│   │   │   │   ├── interrupt_test.v
│   │   │   │   ├── lcall.v
│   │   │   │   ├── negcnt.v
│   │   │   │   ├── r_bank.v
│   │   │   │   ├── serial_test.v
│   │   │   │   ├── serial.v
│   │   │   │   ├── sort.v
│   │   │   │   ├── sqroot.v
│   │   │   │   ├── testall.v
│   │   │   │   ├── timer_test.v
│   │   │   │   ├── timer.v
│   │   │   │   ├── xram_m.v
│   │   │   │   └── xram.v
│   │   │   ├── vec
│   │   │   │   ├── cast.vec
│   │   │   │   ├── counter_test.vec
│   │   │   │   ├── div16u.vec
│   │   │   │   ├── divmul.vec
│   │   │   │   ├── fib.vec
│   │   │   │   ├── gcd.vec
│   │   │   │   ├── int2bin.vec
│   │   │   │   ├── interrupt_test.vec
│   │   │   │   ├── lcall.vec
│   │   │   │   ├── negcnt.vec
│   │   │   │   ├── r_bank.vec
│   │   │   │   ├── serial_test.vec
│   │   │   │   ├── serial.vec
│   │   │   │   ├── sort.vec
│   │   │   │   ├── sqroot.vec
│   │   │   │   ├── testall.vec
│   │   │   │   ├── timer_test.vec
│   │   │   │   ├── timer.vec
│   │   │   │   └── xram_m.vec
│   │   │   ├── xram.c
│   │   │   └── xram_m.c
│   │   ├── bench
│   │   │   └── verilog
│   │   │   ├── oc8051_fpga_tb.v
│   │   │   ├── oc8051_tb.v
│   │   │   └── oc8051_timescale.v
│   │   ├── rtl
│   │   │   └── verilog
│   │   │   ├── oc8051_acc.v
│   │   │   ├── oc8051_alu_src1_sel.v
│   │   │   ├── oc8051_alu_src2_sel.v
│   │   │   ├── oc8051_alu_src3_sel.v
│   │   │   ├── oc8051_alu.v
│   │   │   ├── oc8051_b_register.v
│   │   │   ├── oc8051_comp.v
│   │   │   ├── oc8051_cy_select.v
│   │   │   ├── oc8051_decoder.v
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_divide.v
│   │   │   ├── oc8051_dptr.v
│   │   │   ├── oc8051_ext_addr_sel.v
│   │   │   ├── oc8051_fpga_top.v
│   │   │   ├── oc8051_immediate_sel.v
│   │   │   ├── oc8051_indi_addr.v
│   │   │   ├── oc8051_int.v
│   │   │   ├── oc8051_multiply.v
│   │   │   ├── oc8051_op_select.v
│   │   │   ├── oc8051_pc.v
│   │   │   ├── oc8051_ports.v
│   │   │   ├── oc8051_psw.v
│   │   │   ├── oc8051_ram_rd_sel.v
│   │   │   ├── oc8051_ram_sel.v
│   │   │   ├── oc8051_ram_top.v
│   │   │   ├── oc8051_ram_wr_sel.v
│   │   │   ├── oc8051_reg1.v
│   │   │   ├── oc8051_reg2.v
│   │   │   ├── oc8051_reg3.v
│   │   │   ├── oc8051_reg4.v
│   │   │   ├── oc8051_reg8.v
│   │   │   ├── oc8051_rom_addr_sel.v
│   │   │   ├── oc8051_sp.v
│   │   │   ├── oc8051_tb.v
│   │   │   ├── oc8051_tc.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_top.v
│   │   │   ├── oc8051_uart.v
│   │   │   └── read.me
│   │   ├── sim
│   │   │   └── rtl_sim
│   │   │   ├── out
│   │   │   │   ├── cast.out
│   │   │   │   ├── counter_test.out
│   │   │   │   ├── div16u.out
│   │   │   │   ├── divmul.out
│   │   │   │   ├── fib.out
│   │   │   │   ├── gcd.out
│   │   │   │   ├── int2bin.out
│   │   │   │   ├── interrupt_test.out
│   │   │   │   ├── lcall.out
│   │   │   │   ├── ncelab.out
│   │   │   │   ├── ncprep.out
│   │   │   │   ├── ncvlog.out
│   │   │   │   ├── negcnt.out
│   │   │   │   ├── r_bank.out
│   │   │   │   ├── serial_test.out
│   │   │   │   ├── sort.out
│   │   │   │   ├── sqroot.out
│   │   │   │   ├── testall.out
│   │   │   │   ├── timer.out
│   │   │   │   ├── timer_test.out
│   │   │   │   ├── xram_m.out
│   │   │   │   └── xrom_m.out
│   │   │   ├── run
│   │   │   │   ├── make
│   │   │   │   ├── make_fpga
│   │   │   │   ├── make_verilog
│   │   │   │   ├── oc8051_defines.v
│   │   │   │   ├── oc8051_timescale.v
│   │   │   │   ├── run
│   │   │   │   └── verilog.log
│   │   │   └── src
│   │   │   ├── cast.in
│   │   │   ├── cast.vec
│   │   │   ├── counter_test.in
│   │   │   ├── counter_test.vec
│   │   │   ├── div16u.in
│   │   │   ├── div16u.vec
│   │   │   ├── divmul.in
│   │   │   ├── divmul.vec
│   │   │   ├── fib.in
│   │   │   ├── fib.vec
│   │   │   ├── gcd.in
│   │   │   ├── gcd.vec
│   │   │   ├── int2bin.in
│   │   │   ├── int2bin.vec
│   │   │   ├── interrupt_test.asm
│   │   │   ├── interrupt_test.in
│   │   │   ├── interrupt_test.vec
│   │   │   ├── lcall.in
│   │   │   ├── lcall.vec
│   │   │   ├── negcnt.in
│   │   │   ├── negcnt.vec
│   │   │   ├── oc8051_rom.in
│   │   │   ├── oc8051_test.vec
│   │   │   ├── r_bank.in
│   │   │   ├── r_bank.vec
│   │   │   ├── serial_test.in
│   │   │   ├── serial_test.vec
│   │   │   ├── serial.vec
│   │   │   ├── sort.in
│   │   │   ├── sort.vec
│   │   │   ├── sqroot.in
│   │   │   ├── sqroot.vec
│   │   │   ├── testall.in
│   │   │   ├── testall.vec
│   │   │   ├── timer_test.in
│   │   │   ├── timer_test.vec
│   │   │   ├── verilog
│   │   │   │   ├── oc8051_ram.v
│   │   │   │   ├── oc8051_rom_fpga.v
│   │   │   │   ├── oc8051_rom.v
│   │   │   │   ├── oc8051_timescale.v
│   │   │   │   ├── oc8051_uart_test.v
│   │   │   │   └── oc8051_xram.v
│   │   │   ├── xram_m.in
│   │   │   └── xram_m.vec
│   │   └── syn
│   │   └── src
│   │   └── verilog
│   │   ├── disp.v
│   │   ├── oc8051_fpga_top.v
│   │   ├── oc8051_ram.v
│   │   ├── oc8051_rom.v
│   │   └── read.me
│   ├── rel_1
│   │   ├── asm
│   │   │   ├── cast.c
│   │   │   ├── counter_test.asm
│   │   │   ├── DIV16U.asm
│   │   │   ├── divmul.c
│   │   │   ├── fib.c
│   │   │   ├── gcd.c
│   │   │   ├── hex
│   │   │   │   ├── cast.hex
│   │   │   │   ├── counter_test.hex
│   │   │   │   ├── div16u.hex
│   │   │   │   ├── divmul.hex
│   │   │   │   ├── fib.hex
│   │   │   │   ├── gcd.hex
│   │   │   │   ├── int2bin.hex
│   │   │   │   ├── interrupt_test.hex
│   │   │   │   ├── lcall.hex
│   │   │   │   ├── negcnt.hex
│   │   │   │   ├── r_bank.hex
│   │   │   │   ├── serial_test.hex
│   │   │   │   ├── sort.hex
│   │   │   │   ├── sqroot.hex
│   │   │   │   ├── testall.hex
│   │   │   │   ├── timer_test.hex
│   │   │   │   ├── xram.hex
│   │   │   │   └── xram_m.ihx
│   │   │   ├── in
│   │   │   │   ├── cast.in
│   │   │   │   ├── counter_test.in
│   │   │   │   ├── div16u.in
│   │   │   │   ├── divmul.in
│   │   │   │   ├── fib.in
│   │   │   │   ├── gcd.in
│   │   │   │   ├── int2bin.in
│   │   │   │   ├── interrupt_test.in
│   │   │   │   ├── lcall.in
│   │   │   │   ├── negcnt.in
│   │   │   │   ├── oc8051_xrom.in
│   │   │   │   ├── r_bank.in
│   │   │   │   ├── serial_test.in
│   │   │   │   ├── sort.in
│   │   │   │   ├── sqroot.in
│   │   │   │   ├── testall.in
│   │   │   │   ├── test_xram.in
│   │   │   │   ├── timer2_test.in
│   │   │   │   ├── timer_test.in
│   │   │   │   ├── xram.in
│   │   │   │   ├── xram_m.in
│   │   │   │   └── xrom_test.in
│   │   │   ├── int2bin.c
│   │   │   ├── interrupt_test.asm
│   │   │   ├── lcall.asm
│   │   │   ├── negcnt.c
│   │   │   ├── r_bank.asm
│   │   │   ├── serial_test.asm
│   │   │   ├── sort.c
│   │   │   ├── sqroot.c
│   │   │   ├── testall.asm
│   │   │   ├── testall.c
│   │   │   ├── test.asm
│   │   │   ├── timer2_test.asm
│   │   │   ├── timer_test.asm
│   │   │   ├── v
│   │   │   │   ├── cast.v
│   │   │   │   ├── counter_test.v
│   │   │   │   ├── div16u.v
│   │   │   │   ├── divmul.v
│   │   │   │   ├── fib.v
│   │   │   │   ├── gcd.v
│   │   │   │   ├── int2bin.v
│   │   │   │   ├── interrupt_test.v
│   │   │   │   ├── lcall.v
│   │   │   │   ├── negcnt.v
│   │   │   │   ├── r_bank.v
│   │   │   │   ├── serial_test.v
│   │   │   │   ├── sort.v
│   │   │   │   ├── sqroot.v
│   │   │   │   ├── testall.v
│   │   │   │   ├── timer_test.v
│   │   │   │   ├── xram_m.v
│   │   │   │   └── xram.v
│   │   │   ├── vec
│   │   │   │   ├── cast.vec
│   │   │   │   ├── counter_test.vec
│   │   │   │   ├── div16u.vec
│   │   │   │   ├── divmul.vec
│   │   │   │   ├── fib.vec
│   │   │   │   ├── gcd.vec
│   │   │   │   ├── int2bin.vec
│   │   │   │   ├── interrupt_test.vec
│   │   │   │   ├── lcall.vec
│   │   │   │   ├── negcnt.vec
│   │   │   │   ├── r_bank.vec
│   │   │   │   ├── serial_test.vec
│   │   │   │   ├── sort.vec
│   │   │   │   ├── sqroot.vec
│   │   │   │   ├── testall.vec
│   │   │   │   ├── test_xram.vec
│   │   │   │   ├── timer2_test.vec
│   │   │   │   ├── timer_test.vec
│   │   │   │   ├── xram_m.vec
│   │   │   │   └── xrom_test.vec
│   │   │   ├── xram.c
│   │   │   ├── xram_m.c
│   │   │   └── xrom_test.asm
│   │   ├── bench
│   │   │   ├── in
│   │   │   │   ├── cast.in
│   │   │   │   ├── counter_test.in
│   │   │   │   ├── div16u.in
│   │   │   │   ├── divmul.in
│   │   │   │   ├── fib.in
│   │   │   │   ├── gcd.in
│   │   │   │   ├── int2bin.in
│   │   │   │   ├── interrupt_test2.in
│   │   │   │   ├── interrupt_test.in
│   │   │   │   ├── lcall.in
│   │   │   │   ├── mx_test.in
│   │   │   │   ├── mx_test.in~
│   │   │   │   ├── negcnt.in
│   │   │   │   ├── oc8051_rom.in
│   │   │   │   ├── oc8051_xrom.in
│   │   │   │   ├── pca_test.in
│   │   │   │   ├── r_bank.in
│   │   │   │   ├── serial_test.in
│   │   │   │   ├── sort.in
│   │   │   │   ├── sqroot.in
│   │   │   │   ├── testall.in
│   │   │   │   ├── test_xram.in
│   │   │   │   ├── timer2_test.in
│   │   │   │   ├── timer_test.in
│   │   │   │   ├── wdog1.in
│   │   │   │   ├── wdog2.in
│   │   │   │   ├── wdog3.in
│   │   │   │   ├── xram.in
│   │   │   │   ├── xram_m.in
│   │   │   │   └── xrom_test.in
│   │   │   ├── vec
│   │   │   │   ├── cast.vec
│   │   │   │   ├── counter_test.vec
│   │   │   │   ├── div16u.vec
│   │   │   │   ├── divmul.vec
│   │   │   │   ├── fib.vec
│   │   │   │   ├── gcd.vec
│   │   │   │   ├── gcd.vec~
│   │   │   │   ├── int2bin.vec
│   │   │   │   ├── interrupt_test2.vec
│   │   │   │   ├── interrupt_test.vec
│   │   │   │   ├── lcall.vec
│   │   │   │   ├── mx_test.vec
│   │   │   │   ├── mx_test.vec~
│   │   │   │   ├── negcnt.vec
│   │   │   │   ├── oc8051_test.vec
│   │   │   │   ├── pca_test.vec
│   │   │   │   ├── r_bank.vec
│   │   │   │   ├── serial_test.vec
│   │   │   │   ├── sort.vec
│   │   │   │   ├── sqroot.vec
│   │   │   │   ├── stdout.log
│   │   │   │   ├── testall.vec
│   │   │   │   ├── testall.vec~
│   │   │   │   ├── test_xram.vec
│   │   │   │   ├── timer2_test.vec
│   │   │   │   ├── timer_test.vec
│   │   │   │   ├── wdog1.vec
│   │   │   │   ├── wdog2.vec
│   │   │   │   ├── wdog3.vec
│   │   │   │   ├── xram_m.vec
│   │   │   │   ├── xrom_test.vec
│   │   │   │   └── xrom_test.vec~
│   │   │   └── verilog
│   │   │   ├── oc8051_fpga_tb.v
│   │   │   ├── oc8051_tb.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_uart_test.v
│   │   │   ├── oc8051_xram.v
│   │   │   └── oc8051_xrom.v
│   │   ├── doc
│   │   │   ├── pdf
│   │   │   │   └── oc8051_spec.pdf
│   │   │   └── src
│   │   │   └── oc8051_design.doc
│   │   ├── rtl
│   │   │   └── verilog
│   │   │   ├── oc8051_acc.v
│   │   │   ├── oc8051_alu_src_sel.v
│   │   │   ├── oc8051_alu_test.v
│   │   │   ├── oc8051_alu.v
│   │   │   ├── oc8051_b_register.v
│   │   │   ├── oc8051_cache_ram.v
│   │   │   ├── oc8051_comp.v
│   │   │   ├── oc8051_cy_select.v
│   │   │   ├── oc8051_decoder.v
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_divide.v
│   │   │   ├── oc8051_dptr.v
│   │   │   ├── oc8051_icache.v
│   │   │   ├── oc8051_indi_addr.v
│   │   │   ├── oc8051_int.v
│   │   │   ├── oc8051_memory_interface.v
│   │   │   ├── oc8051_multiply.v
│   │   │   ├── oc8051_ports.v
│   │   │   ├── oc8051_psw.v
│   │   │   ├── oc8051_ram_top.v
│   │   │   ├── oc8051_rom.v
│   │   │   ├── oc8051_sfr.v
│   │   │   ├── oc8051_sp.v
│   │   │   ├── oc8051_tc2.v
│   │   │   ├── oc8051_tc.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_top.v
│   │   │   ├── oc8051_uart.v
│   │   │   ├── oc8051_wb_iinterface.v
│   │   │   └── read.me
│   │   ├── sim
│   │   │   └── rtl_sim
│   │   │   ├── oc8051_eai.in
│   │   │   ├── oc8051_ea.in
│   │   │   ├── oc8051_eax.in
│   │   │   ├── out
│   │   │   │   ├── cast.out
│   │   │   │   ├── counter_test.out
│   │   │   │   ├── div16u.out
│   │   │   │   ├── divmul.out
│   │   │   │   ├── fib.out
│   │   │   │   ├── gcd.out
│   │   │   │   ├── int2bin.out
│   │   │   │   ├── interrupt_test.out
│   │   │   │   ├── lcall.out
│   │   │   │   ├── ncelab.out
│   │   │   │   ├── ncprep.out
│   │   │   │   ├── ncvlog.out
│   │   │   │   ├── negcnt.out
│   │   │   │   ├── r_bank.out
│   │   │   │   ├── serial_test.out
│   │   │   │   ├── sort.out
│   │   │   │   ├── sqroot.out
│   │   │   │   ├── testall.out
│   │   │   │   ├── timer.out
│   │   │   │   ├── timer_test.out
│   │   │   │   ├── xram_m.out
│   │   │   │   └── xrom_m.out
│   │   │   └── run
│   │   │   ├── make
│   │   │   ├── make_fpga
│   │   │   ├── make_verilog
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── run
│   │   │   ├── run_sim.scr
│   │   │   └── verilog.log
│   │   ├── sw
│   │   │   ├── oc8051_Rom_Maker.exe
│   │   │   ├── read.me
│   │   │   └── source
│   │   │   ├── p8051Rom.dof
│   │   │   ├── p8051Rom.dpr
│   │   │   ├── p8051Rom.res
│   │   │   ├── uMain.dcu
│   │   │   ├── uMain.dfm
│   │   │   └── uMain.pas
│   │   └── syn
│   │   └── src
│   │   └── verilog
│   │   ├── disp.v
│   │   ├── oc8051_cache_ram.v
│   │   ├── oc8051_fpga_top.v
│   │   ├── oc8051_ram.v
│   │   ├── oc8051_rom.v
│   │   └── read.me
│   ├── rel_12
│   │   ├── asm
│   │   │   ├── cast.c
│   │   │   ├── counter_test.asm
│   │   │   ├── DIV16U.asm
│   │   │   ├── divmul.c
│   │   │   ├── fib.c
│   │   │   ├── gcd.c
│   │   │   ├── int2bin.c
│   │   │   ├── interrupt_test.asm
│   │   │   ├── lcall.asm
│   │   │   ├── negcnt.c
│   │   │   ├── r_bank.asm
│   │   │   ├── serial_test.asm
│   │   │   ├── sort.c
│   │   │   ├── sqroot.c
│   │   │   ├── testall.asm
│   │   │   ├── testall.c
│   │   │   ├── test.asm
│   │   │   ├── timer2_test.asm
│   │   │   ├── timer_test.asm
│   │   │   ├── v
│   │   │   │   ├── cast.v
│   │   │   │   ├── counter_test.v
│   │   │   │   ├── div16u.v
│   │   │   │   ├── divmul.v
│   │   │   │   ├── fib.v
│   │   │   │   ├── gcd.v
│   │   │   │   ├── int2bin.v
│   │   │   │   ├── interrupt_test.v
│   │   │   │   ├── lcall.v
│   │   │   │   ├── negcnt.v
│   │   │   │   ├── r_bank.v
│   │   │   │   ├── serial_test.v
│   │   │   │   ├── sort.v
│   │   │   │   ├── sqroot.v
│   │   │   │   ├── testall.v
│   │   │   │   ├── timer_test.v
│   │   │   │   ├── xram_m.v
│   │   │   │   └── xram.v
│   │   │   ├── xram.c
│   │   │   ├── xram_m.c
│   │   │   └── xrom_test.asm
│   │   ├── bench
│   │   │   ├── in
│   │   │   │   ├── 7seg.in
│   │   │   │   ├── blinkP10.in
│   │   │   │   ├── BLINKY.in
│   │   │   │   ├── calculator.in
│   │   │   │   ├── cast.in
│   │   │   │   ├── cordic.in
│   │   │   │   ├── counter_test.in
│   │   │   │   ├── Crc.in
│   │   │   │   ├── cubicroots.in
│   │   │   │   ├── div16u.in
│   │   │   │   ├── divmul.in
│   │   │   │   ├── fib.in
│   │   │   │   ├── gcd.in
│   │   │   │   ├── int2bin.in
│   │   │   │   ├── interrupt_test2.in
│   │   │   │   ├── interrupt_test.in
│   │   │   │   ├── lcall.in
│   │   │   │   ├── mx_test.in
│   │   │   │   ├── mx_test.in~
│   │   │   │   ├── negcnt.in
│   │   │   │   ├── normalize.in
│   │   │   │   ├── oc8051_rom.in
│   │   │   │   ├── oc8051_xrom.in
│   │   │   │   ├── pca_test.in
│   │   │   │   ├── pwm.in
│   │   │   │   ├── r_bank.in
│   │   │   │   ├── serial_test.in
│   │   │   │   ├── Sieve.in
│   │   │   │   ├── sort.in
│   │   │   │   ├── sqroot_1.in
│   │   │   │   ├── sqroot.in
│   │   │   │   ├── src.in
│   │   │   │   ├── testall.in
│   │   │   │   ├── test_xram.in
│   │   │   │   ├── timer0.in
│   │   │   │   ├── timer2_test.in
│   │   │   │   ├── timer_test.in
│   │   │   │   ├── wdog1.in
│   │   │   │   ├── wdog2.in
│   │   │   │   ├── wdog3.in
│   │   │   │   ├── xram.in
│   │   │   │   ├── xram_m.in
│   │   │   │   └── xrom_test.in
│   │   │   └── verilog
│   │   │   ├── oc8051_fpga_tb.v
│   │   │   ├── oc8051_tb.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_uart_test.v
│   │   │   ├── oc8051_xram.v
│   │   │   └── oc8051_xrom.v
│   │   ├── doc
│   │   │   ├── pdf
│   │   │   │   └── oc8051_spec.pdf
│   │   │   └── src
│   │   │   └── oc8051_design.doc
│   │   ├── rtl
│   │   │   └── verilog
│   │   │   ├── oc8051_acc.v
│   │   │   ├── oc8051_alu_src_sel.v
│   │   │   ├── oc8051_alu_test.v
│   │   │   ├── oc8051_alu.v
│   │   │   ├── oc8051_b_register.v
│   │   │   ├── oc8051_cache_ram.v
│   │   │   ├── oc8051_comp.v
│   │   │   ├── oc8051_cy_select.v
│   │   │   ├── oc8051_decoder.v
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_divide.v
│   │   │   ├── oc8051_dptr.v
│   │   │   ├── oc8051_icache.v
│   │   │   ├── oc8051_indi_addr.v
│   │   │   ├── oc8051_int.v
│   │   │   ├── oc8051_memory_interface.v
│   │   │   ├── oc8051_multiply.v
│   │   │   ├── oc8051_ports.v
│   │   │   ├── oc8051_psw.v
│   │   │   ├── oc8051_ram_256x8_two_bist.v
│   │   │   ├── oc8051_ram_64x32_dual_bist.v
│   │   │   ├── oc8051_ram_top.v
│   │   │   ├── oc8051_rom.v
│   │   │   ├── oc8051_sfr.v
│   │   │   ├── oc8051_sp.v
│   │   │   ├── oc8051_tc2.v
│   │   │   ├── oc8051_tc.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_top.v
│   │   │   ├── oc8051_uart.v
│   │   │   ├── oc8051_wb_iinterface.v
│   │   │   └── read.me
│   │   ├── sim
│   │   │   └── rtl_sim
│   │   │   ├── bin
│   │   │   │   ├── cds.lib
│   │   │   │   ├── hdl.var
│   │   │   │   └── INCA_libs
│   │   │   │   └── worklib
│   │   │   │   └── inca.linux.138.pak
│   │   │   ├── log
│   │   │   │   ├── ncelab.log
│   │   │   │   ├── ncsim.log
│   │   │   │   └── ncvlog.log
│   │   │   ├── oc8051_eai.in
│   │   │   ├── oc8051_ea.in
│   │   │   ├── oc8051_eax.in
│   │   │   ├── out
│   │   │   │   ├── cast.out
│   │   │   │   ├── counter_test.out
│   │   │   │   ├── div16u.out
│   │   │   │   ├── divmul.out
│   │   │   │   ├── fib.out
│   │   │   │   ├── gcd.out
│   │   │   │   ├── int2bin.out
│   │   │   │   ├── interrupt_test.out
│   │   │   │   ├── lcall.out
│   │   │   │   ├── ncelab.out
│   │   │   │   ├── ncprep.out
│   │   │   │   ├── ncvlog.out
│   │   │   │   ├── negcnt.out
│   │   │   │   ├── r_bank.out
│   │   │   │   ├── serial_test.out
│   │   │   │   ├── sort.out
│   │   │   │   ├── sqroot.out
│   │   │   │   ├── testall.out
│   │   │   │   ├── timer.out
│   │   │   │   ├── timer_test.out
│   │   │   │   ├── xram_m.out
│   │   │   │   └── xrom_m.out
│   │   │   └── run
│   │   │   ├── internal.do
│   │   │   ├── make
│   │   │   ├── make_fpga
│   │   │   ├── make_verilog
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── run
│   │   │   ├── run_sim.scr
│   │   │   └── verilog.log
│   │   ├── sw
│   │   │   ├── oc8051_Rom_Maker.exe
│   │   │   ├── read.me
│   │   │   └── source
│   │   │   ├── p8051Rom.dof
│   │   │   ├── p8051Rom.dpr
│   │   │   ├── p8051Rom.res
│   │   │   ├── uMain.dcu
│   │   │   ├── uMain.dfm
│   │   │   └── uMain.pas
│   │   └── syn
│   │   ├── src
│   │   │   └── verilog
│   │   │   ├── disp.v
│   │   │   ├── oc8051_cache_ram.v
│   │   │   ├── oc8051_fpga_top.v
│   │   │   ├── oc8051_ram.v
│   │   │   ├── oc8051_rom.v
│   │   │   └── read.me
│   │   └── synplify
│   │   ├── oc8051.prd
│   │   └── oc8051.prj
│   ├── rel_19
│   │   ├── asm
│   │   │   ├── cast.c
│   │   │   ├── counter_test.asm
│   │   │   ├── DIV16U.asm
│   │   │   ├── divmul.c
│   │   │   ├── fib.c
│   │   │   ├── gcd.c
│   │   │   ├── int2bin.c
│   │   │   ├── interrupt_test.asm
│   │   │   ├── lcall.asm
│   │   │   ├── negcnt.c
│   │   │   ├── r_bank.asm
│   │   │   ├── serial_test.asm
│   │   │   ├── sort.c
│   │   │   ├── sqroot.c
│   │   │   ├── testall.asm
│   │   │   ├── testall.c
│   │   │   ├── test.asm
│   │   │   ├── timer2_test.asm
│   │   │   ├── timer_test.asm
│   │   │   ├── v
│   │   │   │   ├── cast.v
│   │   │   │   ├── counter_test.v
│   │   │   │   ├── div16u.v
│   │   │   │   ├── divmul.v
│   │   │   │   ├── fib.v
│   │   │   │   ├── gcd.v
│   │   │   │   ├── int2bin.v
│   │   │   │   ├── interrupt_test.v
│   │   │   │   ├── lcall.v
│   │   │   │   ├── negcnt.v
│   │   │   │   ├── r_bank.v
│   │   │   │   ├── serial_test.v
│   │   │   │   ├── sort.v
│   │   │   │   ├── sqroot.v
│   │   │   │   ├── testall.v
│   │   │   │   ├── timer_test.v
│   │   │   │   ├── xram_m.v
│   │   │   │   └── xram.v
│   │   │   ├── xram.c
│   │   │   ├── xram_m.c
│   │   │   └── xrom_test.asm
│   │   ├── bench
│   │   │   ├── in
│   │   │   │   ├── 7seg.in
│   │   │   │   ├── blinkP10.in
│   │   │   │   ├── BLINKY.in
│   │   │   │   ├── calculator.in
│   │   │   │   ├── cast.in
│   │   │   │   ├── cordic.in
│   │   │   │   ├── counter_test.in
│   │   │   │   ├── Crc.in
│   │   │   │   ├── cubicroots.in
│   │   │   │   ├── div16u.in
│   │   │   │   ├── divmul.in
│   │   │   │   ├── fib.in
│   │   │   │   ├── gcd.in
│   │   │   │   ├── int2bin.in
│   │   │   │   ├── interrupt_test2.in
│   │   │   │   ├── interrupt_test.in
│   │   │   │   ├── lcall.in
│   │   │   │   ├── mx_test.in
│   │   │   │   ├── mx_test.in~
│   │   │   │   ├── negcnt.in
│   │   │   │   ├── normalize.in
│   │   │   │   ├── oc8051_rom.in
│   │   │   │   ├── oc8051_xrom.in
│   │   │   │   ├── pca_test.in
│   │   │   │   ├── pwm.in
│   │   │   │   ├── r_bank.in
│   │   │   │   ├── serial_test.in
│   │   │   │   ├── Sieve.in
│   │   │   │   ├── sort.in
│   │   │   │   ├── sqroot_1.in
│   │   │   │   ├── sqroot.in
│   │   │   │   ├── src.in
│   │   │   │   ├── testall.in
│   │   │   │   ├── test_xram.in
│   │   │   │   ├── timer0.in
│   │   │   │   ├── timer2_test.in
│   │   │   │   ├── timer_test.in
│   │   │   │   ├── wdog1.in
│   │   │   │   ├── wdog2.in
│   │   │   │   ├── wdog3.in
│   │   │   │   ├── xram.in
│   │   │   │   ├── xram_m.in
│   │   │   │   └── xrom_test.in
│   │   │   └── verilog
│   │   │   ├── oc8051_fpga_tb.v
│   │   │   ├── oc8051_tb.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_uart_test.v
│   │   │   ├── oc8051_xram.v
│   │   │   └── oc8051_xrom.v
│   │   ├── doc
│   │   │   ├── pdf
│   │   │   │   └── oc8051_spec.pdf
│   │   │   └── src
│   │   │   └── oc8051_design.doc
│   │   ├── rtl
│   │   │   └── verilog
│   │   │   ├── oc8051_acc.v
│   │   │   ├── oc8051_alu_src_sel.v
│   │   │   ├── oc8051_alu_test.v
│   │   │   ├── oc8051_alu.v
│   │   │   ├── oc8051_b_register.v
│   │   │   ├── oc8051_cache_ram.v
│   │   │   ├── oc8051_comp.v
│   │   │   ├── oc8051_cy_select.v
│   │   │   ├── oc8051_decoder.v
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_divide.v
│   │   │   ├── oc8051_dptr.v
│   │   │   ├── oc8051_icache.v
│   │   │   ├── oc8051_indi_addr.v
│   │   │   ├── oc8051_int.v
│   │   │   ├── oc8051_memory_interface.v
│   │   │   ├── oc8051_multiply.v
│   │   │   ├── oc8051_ports.v
│   │   │   ├── oc8051_psw.v
│   │   │   ├── oc8051_ram_256x8_two_bist.v
│   │   │   ├── oc8051_ram_64x32_dual_bist.v
│   │   │   ├── oc8051_ram_top.v
│   │   │   ├── oc8051_rom.v
│   │   │   ├── oc8051_sfr.v
│   │   │   ├── oc8051_sp.v
│   │   │   ├── oc8051_tc2.v
│   │   │   ├── oc8051_tc.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── oc8051_top.v
│   │   │   ├── oc8051_uart.v
│   │   │   ├── oc8051_wb_iinterface.v
│   │   │   └── read.me
│   │   ├── sim
│   │   │   └── rtl_sim
│   │   │   ├── bin
│   │   │   │   ├── cds.lib
│   │   │   │   ├── hdl.var
│   │   │   │   └── INCA_libs
│   │   │   │   └── worklib
│   │   │   │   └── inca.linux.138.pak
│   │   │   ├── log
│   │   │   │   ├── ncelab.log
│   │   │   │   ├── ncsim.log
│   │   │   │   └── ncvlog.log
│   │   │   ├── oc8051_eai.in
│   │   │   ├── oc8051_ea.in
│   │   │   ├── oc8051_eax.in
│   │   │   ├── out
│   │   │   │   ├── cast.out
│   │   │   │   ├── counter_test.out
│   │   │   │   ├── div16u.out
│   │   │   │   ├── divmul.out
│   │   │   │   ├── fib.out
│   │   │   │   ├── gcd.out
│   │   │   │   ├── int2bin.out
│   │   │   │   ├── interrupt_test.out
│   │   │   │   ├── lcall.out
│   │   │   │   ├── ncelab.out
│   │   │   │   ├── ncprep.out
│   │   │   │   ├── ncvlog.out
│   │   │   │   ├── negcnt.out
│   │   │   │   ├── r_bank.out
│   │   │   │   ├── serial_test.out
│   │   │   │   ├── sort.out
│   │   │   │   ├── sqroot.out
│   │   │   │   ├── testall.out
│   │   │   │   ├── timer.out
│   │   │   │   ├── timer_test.out
│   │   │   │   ├── xram_m.out
│   │   │   │   └── xrom_m.out
│   │   │   └── run
│   │   │   ├── internal.do
│   │   │   ├── make
│   │   │   ├── make_fpga
│   │   │   ├── make_verilog
│   │   │   ├── oc8051_defines.v
│   │   │   ├── oc8051_timescale.v
│   │   │   ├── run
│   │   │   ├── run_sim.scr
│   │   │   └── verilog.log
│   │   ├── sw
│   │   │   ├── oc8051_Rom_Maker.exe
│   │   │   ├── read.me
│   │   │   └── source
│   │   │   ├── p8051Rom.dof
│   │   │   ├── p8051Rom.dpr
│   │   │   ├── p8051Rom.res
│   │   │   ├── uMain.dcu
│   │   │   ├── uMain.dfm
│   │   │   └── uMain.pas
│   │   └── syn
│   │   ├── src
│   │   │   └── verilog
│   │   │   ├── disp.v
│   │   │   ├── oc8051_cache_ram.v
│   │   │   ├── oc8051_fpga_top.v
│   │   │   ├── oc8051_ram.v
│   │   │   ├── oc8051_rom.v
│   │   │   └── read.me
│   │   └── synplify
│   │   ├── oc8051.prd
│   │   └── oc8051.prj
│   └── rel_2
│   ├── asm
│   │   ├── cast.c
│   │   ├── counter_test.asm
│   │   ├── DIV16U.asm
│   │   ├── divmul.c
│   │   ├── fib.c
│   │   ├── gcd.c
│   │   ├── int2bin.c
│   │   ├── interrupt_test.asm
│   │   ├── lcall.asm
│   │   ├── negcnt.c
│   │   ├── r_bank.asm
│   │   ├── serial_test.asm
│   │   ├── sort.c
│   │   ├── sqroot.c
│   │   ├── testall.asm
│   │   ├── testall.c
│   │   ├── test.asm
│   │   ├── timer2_test.asm
│   │   ├── timer_test.asm
│   │   ├── v
│   │   │   ├── cast.v
│   │   │   ├── counter_test.v
│   │   │   ├── div16u.v
│   │   │   ├── divmul.v
│   │   │   ├── fib.v
│   │   │   ├── gcd.v
│   │   │   ├── int2bin.v
│   │   │   ├── interrupt_test.v
│   │   │   ├── lcall.v
│   │   │   ├── negcnt.v
│   │   │   ├── r_bank.v
│   │   │   ├── serial_test.v
│   │   │   ├── sort.v
│   │   │   ├── sqroot.v
│   │   │   ├── testall.v
│   │   │   ├── timer_test.v
│   │   │   ├── xram_m.v
│   │   │   └── xram.v
│   │   ├── xram.c
│   │   ├── xram_m.c
│   │   └── xrom_test.asm
│   ├── bench
│   │   ├── in
│   │   │   ├── 7seg.in
│   │   │   ├── blinkP10.in
│   │   │   ├── BLINKY.in
│   │   │   ├── calculator.in
│   │   │   ├── cast.in
│   │   │   ├── cordic.in
│   │   │   ├── counter_test.in
│   │   │   ├── Crc.in
│   │   │   ├── cubicroots.in
│   │   │   ├── div16u.in
│   │   │   ├── divmul.in
│   │   │   ├── fib.in
│   │   │   ├── gcd.in
│   │   │   ├── int2bin.in
│   │   │   ├── interrupt_test2.in
│   │   │   ├── interrupt_test.in
│   │   │   ├── lcall.in
│   │   │   ├── mx_test.in
│   │   │   ├── mx_test.in~
│   │   │   ├── negcnt.in
│   │   │   ├── normalize.in
│   │   │   ├── oc8051_rom.in
│   │   │   ├── oc8051_xrom.in
│   │   │   ├── pca_test.in
│   │   │   ├── pwm.in
│   │   │   ├── r_bank.in
│   │   │   ├── serial_test.in
│   │   │   ├── Sieve.in
│   │   │   ├── sort.in
│   │   │   ├── sqroot_1.in
│   │   │   ├── sqroot.in
│   │   │   ├── src.in
│   │   │   ├── testall.in
│   │   │   ├── test_xram.in
│   │   │   ├── timer0.in
│   │   │   ├── timer2_test.in
│   │   │   ├── timer_test.in
│   │   │   ├── wdog1.in
│   │   │   ├── wdog2.in
│   │   │   ├── wdog3.in
│   │   │   ├── xram.in
│   │   │   ├── xram_m.in
│   │   │   └── xrom_test.in
│   │   └── verilog
│   │   ├── oc8051_fpga_tb.v
│   │   ├── oc8051_tb.v
│   │   ├── oc8051_timescale.v
│   │   ├── oc8051_uart_test.v
│   │   ├── oc8051_xram.v
│   │   └── oc8051_xrom.v
│   ├── doc
│   │   ├── pdf
│   │   │   └── oc8051_spec.pdf
│   │   └── src
│   │   └── oc8051_design.doc
│   ├── rtl
│   │   └── verilog
│   │   ├── oc8051_acc.v
│   │   ├── oc8051_alu_src_sel.v
│   │   ├── oc8051_alu_test.v
│   │   ├── oc8051_alu.v
│   │   ├── oc8051_b_register.v
│   │   ├── oc8051_cache_ram.v
│   │   ├── oc8051_comp.v
│   │   ├── oc8051_cy_select.v
│   │   ├── oc8051_decoder.v
│   │   ├── oc8051_defines.v
│   │   ├── oc8051_divide.v
│   │   ├── oc8051_dptr.v
│   │   ├── oc8051_icache.v
│   │   ├── oc8051_indi_addr.v
│   │   ├── oc8051_int.v
│   │   ├── oc8051_memory_interface.v
│   │   ├── oc8051_multiply.v
│   │   ├── oc8051_ports.v
│   │   ├── oc8051_psw.v
│   │   ├── oc8051_ram_256x8_two_bist.v
│   │   ├── oc8051_ram_64x32_dual_bist.v
│   │   ├── oc8051_ram_top.v
│   │   ├── oc8051_rom.v
│   │   ├── oc8051_sfr.v
│   │   ├── oc8051_sp.v
│   │   ├── oc8051_tc2.v
│   │   ├── oc8051_tc.v
│   │   ├── oc8051_timescale.v
│   │   ├── oc8051_top.v
│   │   ├── oc8051_uart.v
│   │   ├── oc8051_wb_iinterface.v
│   │   └── read.me
│   ├── sim
│   │   └── rtl_sim
│   │   ├── bin
│   │   │   ├── cds.lib
│   │   │   ├── hdl.var
│   │   │   └── INCA_libs
│   │   │   └── worklib
│   │   │   └── inca.linux.138.pak
│   │   ├── log
│   │   │   ├── ncelab.log
│   │   │   ├── ncsim.log
│   │   │   └── ncvlog.log
│   │   ├── oc8051_eai.in
│   │   ├── oc8051_ea.in
│   │   ├── oc8051_eax.in
│   │   ├── out
│   │   │   ├── cast.out
│   │   │   ├── counter_test.out
│   │   │   ├── div16u.out
│   │   │   ├── divmul.out
│   │   │   ├── fib.out
│   │   │   ├── gcd.out
│   │   │   ├── int2bin.out
│   │   │   ├── interrupt_test.out
│   │   │   ├── lcall.out
│   │   │   ├── ncelab.out
│   │   │   ├── ncprep.out
│   │   │   ├── ncvlog.out
│   │   │   ├── negcnt.out
│   │   │   ├── r_bank.out
│   │   │   ├── serial_test.out
│   │   │   ├── sort.out
│   │   │   ├── sqroot.out
│   │   │   ├── testall.out
│   │   │   ├── timer.out
│   │   │   ├── timer_test.out
│   │   │   ├── xram_m.out
│   │   │   └── xrom_m.out
│   │   └── run
│   │   ├── internal.do
│   │   ├── make
│   │   ├── make_fpga
│   │   ├── make_verilog
│   │   ├── oc8051_defines.v
│   │   ├── oc8051_timescale.v
│   │   ├── run
│   │   ├── run_sim.scr
│   │   └── verilog.log
│   ├── sw
│   │   ├── oc8051_Rom_Maker.exe
│   │   ├── read.me
│   │   └── source
│   │   ├── p8051Rom.dof
│   │   ├── p8051Rom.dpr
│   │   ├── p8051Rom.res
│   │   ├── uMain.dcu
│   │   ├── uMain.dfm
│   │   └── uMain.pas
│   └── syn
│   ├── src
│   │   └── verilog
│   │   ├── disp.v
│   │   ├── oc8051_cache_ram.v
│   │   ├── oc8051_fpga_top.v
│   │   ├── oc8051_ram.v
│   │   ├── oc8051_rom.v
│   │   └── read.me
│   └── synplify
│   ├── oc8051.prd
│   └── oc8051.prj
├── trunk
│   ├── asm
│   │   ├── cast.c
│   │   ├── counter_test.asm
│   │   ├── DIV16U.asm
│   │   ├── divmul.c
│   │   ├── fib.c
│   │   ├── gcd.c
│   │   ├── hex
│   │   │   ├── cast.hex
│   │   │   ├── counter_test.hex
│   │   │   ├── div16u.hex
│   │   │   ├── divmul.hex
│   │   │   ├── fib.hex
│   │   │   ├── gcd.hex
│   │   │   ├── int2bin.hex
│   │   │   ├── interrupt_test.hex
│   │   │   ├── lcall.hex
│   │   │   ├── negcnt.hex
│   │   │   ├── r_bank.hex
│   │   │   ├── serial_test.hex
│   │   │   ├── sort.hex
│   │   │   ├── sqroot.hex
│   │   │   ├── testall.hex
│   │   │   ├── timer_test.hex
│   │   │   ├── xram.hex
│   │   │   └── xram_m.ihx
│   │   ├── in
│   │   │   ├── cast.in
│   │   │   ├── counter_test.in
│   │   │   ├── div16u.in
│   │   │   ├── divmul.in
│   │   │   ├── fib.in
│   │   │   ├── gcd.in
│   │   │   ├── int2bin.in
│   │   │   ├── interrupt_test.in
│   │   │   ├── lcall.in
│   │   │   ├── negcnt.in
│   │   │   ├── oc8051_xrom.in
│   │   │   ├── r_bank.in
│   │   │   ├── serial_test.in
│   │   │   ├── sort.in
│   │   │   ├── sqroot.in
│   │   │   ├── testall.in
│   │   │   ├── test_xram.in
│   │   │   ├── timer2_test.in
│   │   │   ├── timer_test.in
│   │   │   ├── xram.in
│   │   │   ├── xram_m.in
│   │   │   └── xrom_test.in
│   │   ├── int2bin.c
│   │   ├── interrupt_test.asm
│   │   ├── lcall.asm
│   │   ├── negcnt.c
│   │   ├── r_bank.asm
│   │   ├── serial_test.asm
│   │   ├── sort.c
│   │   ├── sqroot.c
│   │   ├── testall.asm
│   │   ├── testall.c
│   │   ├── test.asm
│   │   ├── timer2_test.asm
│   │   ├── timer_test.asm
│   │   ├── v
│   │   │   ├── cast.v
│   │   │   ├── counter_test.v
│   │   │   ├── div16u.v
│   │   │   ├── divmul.v
│   │   │   ├── fib.v
│   │   │   ├── gcd.v
│   │   │   ├── int2bin.v
│   │   │   ├── interrupt_test.v
│   │   │   ├── lcall.v
│   │   │   ├── negcnt.v
│   │   │   ├── r_bank.v
│   │   │   ├── serial_test.v
│   │   │   ├── sort.v
│   │   │   ├── sqroot.v
│   │   │   ├── testall.v
│   │   │   ├── timer_test.v
│   │   │   ├── xram_m.v
│   │   │   └── xram.v
│   │   ├── vec
│   │   │   ├── cast.vec
│   │   │   ├── counter_test.vec
│   │   │   ├── div16u.vec
│   │   │   ├── divmul.vec
│   │   │   ├── fib.vec
│   │   │   ├── gcd.vec
│   │   │   ├── int2bin.vec
│   │   │   ├── interrupt_test.vec
│   │   │   ├── lcall.vec
│   │   │   ├── negcnt.vec
│   │   │   ├── r_bank.vec
│   │   │   ├── serial_test.vec
│   │   │   ├── sort.vec
│   │   │   ├── sqroot.vec
│   │   │   ├── testall.vec
│   │   │   ├── test_xram.vec
│   │   │   ├── timer2_test.vec
│   │   │   ├── timer_test.vec
│   │   │   ├── xram_m.vec
│   │   │   └── xrom_test.vec
│   │   ├── xram.c
│   │   ├── xram_m.c
│   │   └── xrom_test.asm
│   ├── bench
│   │   ├── in
│   │   │   ├── 7seg.in
│   │   │   ├── blinkP10.in
│   │   │   ├── BLINKY.in
│   │   │   ├── calculator.in
│   │   │   ├── cast.in
│   │   │   ├── cordic.in
│   │   │   ├── counter_test.in
│   │   │   ├── Crc.in
│   │   │   ├── cubicroots.in
│   │   │   ├── div16u.in
│   │   │   ├── divmul.in
│   │   │   ├── fib.in
│   │   │   ├── gcd.in
│   │   │   ├── int2bin.in
│   │   │   ├── interrupt_test2.in
│   │   │   ├── interrupt_test.in
│   │   │   ├── lcall.in
│   │   │   ├── mx_test.in
│   │   │   ├── mx_test.in~
│   │   │   ├── negcnt.in
│   │   │   ├── normalize.in
│   │   │   ├── oc8051_rom.in
│   │   │   ├── oc8051_xrom.in
│   │   │   ├── pca_test.in
│   │   │   ├── pwm.in
│   │   │   ├── r_bank.in
│   │   │   ├── serial_test.in
│   │   │   ├── Sieve.in
│   │   │   ├── sort.in
│   │   │   ├── sqroot_1.in
│   │   │   ├── sqroot.in
│   │   │   ├── src.in
│   │   │   ├── testall.in
│   │   │   ├── test_xram.in
│   │   │   ├── timer0.in
│   │   │   ├── timer2_test.in
│   │   │   ├── timer_test.in
│   │   │   ├── wdog1.in
│   │   │   ├── wdog2.in
│   │   │   ├── wdog3.in
│   │   │   ├── xram.in
│   │   │   ├── xram_m.in
│   │   │   └── xrom_test.in
│   │   └── verilog
│   │   ├── oc8051_fpga_tb.v
│   │   ├── oc8051_serial.v
│   │   ├── oc8051_tb.v
│   │   ├── oc8051_timescale.v
│   │   ├── oc8051_uart_test.v
│   │   ├── oc8051_xram.v
│   │   └── oc8051_xrom.v
│   ├── doc
│   │   ├── pdf
│   │   │   └── oc8051_spec.pdf
│   │   └── src
│   │   └── oc8051_design.doc
│   ├── rtl
│   │   └── verilog
│   │   ├── oc8051_acc.v
│   │   ├── oc8051_alu_src_sel.v
│   │   ├── oc8051_alu_test.v
│   │   ├── oc8051_alu.v
│   │   ├── oc8051_b_register.v
│   │   ├── oc8051_cache_ram.v
│   │   ├── oc8051_comp.v
│   │   ├── oc8051_cy_select.v
│   │   ├── oc8051_decoder.v
│   │   ├── oc8051_defines.v
│   │   ├── oc8051_divide.v
│   │   ├── oc8051_dptr.v
│   │   ├── oc8051_icache.v
│   │   ├── oc8051_indi_addr.v
│   │   ├── oc8051_int.v
│   │   ├── oc8051_memory_interface.v
│   │   ├── oc8051_multiply.v
│   │   ├── oc8051_ports.v
│   │   ├── oc8051_psw.v
│   │   ├── oc8051_ram_256x8_two_bist.v
│   │   ├── oc8051_ram_64x32_dual_bist.v
│   │   ├── oc8051_ram_top.v
│   │   ├── oc8051_rom.v
│   │   ├── oc8051_sfr.v
│   │   ├── oc8051_sp.v
│   │   ├── oc8051_tc2.v
│   │   ├── oc8051_tc.v
│   │   ├── oc8051_timescale.v
│   │   ├── oc8051_top.v
│   │   ├── oc8051_uart.v
│   │   ├── oc8051_wb_iinterface.v
│   │   └── read.me
│   ├── sim
│   │   └── rtl_sim
│   │   ├── bin
│   │   │   ├── cds.lib
│   │   │   ├── hdl.var
│   │   │   └── INCA_libs
│   │   │   └── worklib
│   │   │   └── inca.linux.138.pak
│   │   ├── log
│   │   │   ├── ncelab.log
│   │   │   ├── ncsim.log
│   │   │   └── ncvlog.log
│   │   ├── oc8051_eai.in
│   │   ├── oc8051_ea.in
│   │   ├── oc8051_eax.in
│   │   ├── out
│   │   │   ├── cast.out
│   │   │   ├── counter_test.out
│   │   │   ├── div16u.out
│   │   │   ├── divmul.out
│   │   │   ├── fib.out
│   │   │   ├── gcd.out
│   │   │   ├── int2bin.out
│   │   │   ├── interrupt_test.out
│   │   │   ├── lcall.out
│   │   │   ├── ncelab.out
│   │   │   ├── ncprep.out
│   │   │   ├── ncvlog.out
│   │   │   ├── negcnt.out
│   │   │   ├── r_bank.out
│   │   │   ├── serial_test.out
│   │   │   ├── sort.out
│   │   │   ├── sqroot.out
│   │   │   ├── testall.out
│   │   │   ├── timer.out
│   │   │   ├── timer_test.out
│   │   │   ├── xram_m.out
│   │   │   └── xrom_m.out
│   │   └── run
│   │   ├── internal.do
│   │   ├── make
│   │   ├── make_fpga
│   │   ├── make_verilog
│   │   ├── oc8051_defines.v
│   │   ├── oc8051_timescale.v
│   │   ├── run
│   │   ├── run_sim.scr
│   │   └── verilog.log
│   ├── sw
│   │   ├── oc8051_Rom_Maker.exe
│   │   ├── read.me
│   │   └── source
│   │   ├── p8051Rom.dof
│   │   ├── p8051Rom.dpr
│   │   ├── p8051Rom.res
│   │   ├── uMain.dcu
│   │   ├── uMain.dfm
│   │   └── uMain.pas
│   └── syn
│   ├── src
│   │   └── verilog
│   │   ├── disp.v
│   │   ├── oc8051_cache_ram.v
│   │   ├── oc8051_fpga_top.v
│   │   ├── oc8051_ram.v
│   │   ├── oc8051_rom.v
│   │   └── read.me
│   └── synplify
│   ├── oc8051.prd
│   └── oc8051.prj
└── web_uploads
└── interface.jpg

149 directories, 1245 files