安徽大学数字电路与逻辑设计考研真题答案

【实例简介】
安徽大学数字电路与逻辑设计考研01-08年真题答案
安大考研店4p0k35836918:.taa.cam vi v) D1 D2 t + 10 v: 联限幅电路 V二 Vo2 t t 施密特触发器构成多谐振荡器 (3 CP 三、下图所示各电路能否完成指定功能?若不能请在原电路基础上加以修正。(15分) (1)此电路完成的是Y=AB (2)此电路图完成的是模7计数器 3)55时器构成单稳态?vec Vcc R Vec(8)R( R Vec(8)R(4) Vi1(6 Vi v106 vi2)()→v vi2()() 1 Vo (7) 1) C C 试题5元一愒,答崇(买答案送试瓶)阳死一,答亲不单独出售。22:55407507 安大考研店g35853698da6a,m 四、分析题(统考全做,单独命题考试任选两题)(20分) (1)此电路图不会考就不说了 (2)图(b)电路中,已知74138为38线译码器,74148为83线优先编码器,输入的GG2G1 为三位格雷码,试填写真值表,概述电路功能。 根据电路图画出的真值表如下: G3 G2 G1 A B C 000 00L 110 011 101 010100 0011 010 101001 00 000 根据电路图,我们可以看出电路的输出从最大减小到最小。 (3)分析图(c)电路功能 ①在不考虑CR总清零情况下,两片74161的QQQ2Q端分别构成什么计数器?模为 多少?画出状态转换图 ②两片74161以及总清零控制电路共同构成的计数器模为多少?阐明理由。 参考答案:这类题目在书中的第六章有类似的习题。在那里可以练习一下。 ①在不考虑总清零的情况下,Ⅰ、Ⅱ分别构成模10计数器,状态转换图省略。 ②在I重新置数时,正好CT置1,Ⅱ开始计数。在I完成一个循环,Ⅱ计数一次。当Ⅱ 计数10次后,QA,QB为1。I中QB为1时,此时计数4次。I计数10×10=100,Ⅱ中 计数10,I在计数4次,CR为0,则清零。则共同构成的计数器的模为104。 五、设计题(25分) (1)试用门电路设计一个逻辑电路,完成A-B-C功能,要求使用的门最少。即: 试5元一怜,答崇(买答素送试)阳元一恃,答崇不单独出售。22:354075070 安大考研店 Are: aho3583978, taobao.am ABCD 参考答案:这题在05年试题中有,可以参看那里的解答。这里就不多讲了。 (2)试用4位全加器设计一个将余3码转换成8421BCD码的电路。 参考答案:将余3码转换成842BCD码,需要在余3码的基础上加1101,即可转换为8421BCD 码。因此,可采用4位全加器,8421BCD码作为一组数据输入端的输入,另一组数输入端接 上恒定常数1101,输出F3~F0即为841码。电路如下 ABC P D F1 F 3 F 3 0 Q C工 (3)设计一个时序电路,在连续两次X2>X1后,接着X,>X,时,输出为1,其余情况 输出为0。试画出原始状态转换图。 此题考核的是两个输入,不考 六、回答与计算(15分) (1)用2112(256×4)RAM实现2k×8容量RAM,需要多少片?试画出其结构示意图 参考答案:这样的题目现在不会考了。看书 (2)下图路中,VEF=32V,求下列两种情况下的输出电压v是多少? 参考答案:这个题目也是书中类似的例题。参照书 试题5元一售,答紫(买答紫送试瓶)阳元一愕,答紫不单独出售。22:507507 安大考研店m:3583698taan,cam 2002年招收攻读硕土学位研究生入学考试试题答案 、写出下列各电路的逻辑表达式(20分) 参考答案: 2全加器F=A1BC1C=(A田B)C1+A1B1 S,=A6BO0 F=S, O10Ci-A9BOC 3当A=0时,TG导通F3=0④B=B;当A-1时,TG截止F3=1B=B 4 F=ABC+ ABC=(A+B)OC 5 F=ABCD+ABCD+ABCD+ABCD 二、试用最少数量与非门实现下图电路功能,画出电路图。(10分) 参考答案:最后化简的结果如下:Y=BC又因为用与非门表示,则Y=BC+BC & &p-Y 三、根据题意画出所要求的波形。(12分) 1、参考答案 诚瓿5元一传,答囊(买答橐送试瓶)阳0元一,答不单独幽售。22:3507507 安大考研店hm358536918.taoh,cows 电路是上升沿,X的输入为110100201/z 00->01->11->10-00->01->00 CP 「凵L「凵 02 2、参考答案: 四、完成下列各题(28分) 1D形触发器和T型触发器各一块,在CP作用下用作数据存贮器。试用一片双4选1数据 选择器(允许附加若干门电路)实现下述功能。 参考答案:根据功能表画出真值表如下: A B DTD+Tn+ 000000 000100 001000 001100 010000 010110 011001 01111 100011 100110 101001 101100 110000 110101 11101 11111 试题5元一传,答紫(奚答素送试)阳0元一修,答不单独出售。22:55407507 安大考研店/in3583698:than,cam AB CD、00011110 00011110 1 1 11 1 1 1 D'LABDn+ABTa +ABD Tat七ABT+ABD+ABTn 画出电路图如下: ATI n+1 B 1D21D,1D;1D D3 2D2 2D1 2Do D CP 2试用若干片128×4RAM扩展成256×8RAM,画出电路(可加若干门电路) 参考答案:看书的讲解电路图如下:需进行字各位扩展 7654 3210 A8 3设计一序列检测器,它有一个输入端ⅹ,当输入信号序列出现1101时,电路输出为1, 否则为0。 X:11101101001101 试5一得,暮紫(买答素送试)元一得,答紫不单独出售。22:3487507 安大考研店:403585369784 taotao, came Z:00000 试画出原状态转换图,并进行状态化简。 参考答案:设S0为初态,即末接到一个1的状态 S1为接收到一个1的状态 S,为接收到一个1后又接收到一个1,即11 S为接收到110的状态 S,为接收到1101的状态 我们可以画出状态转换图如下 X/Z O/e 00 s}10(S1mS2)00(s3)1-S 00 10 0/0 状态转移表如下: Ⅹ X-0 X-1 X=0X 00 2 00 4 0 2 则S1与S4等价,化简转换图如下: 0/0 S 00 00 试题5元一骨,答(买答素堡试)阳一惧,筮x壘业健。空2,s5ns0nb 安大考研店6a;llh035823698.taa,com 五、逻辑设计(任选3题)(30分) 1用GALl6V8设计一个模为12的带有进位输出的同步计数器(GAL6V8逻辑图如图12所 这题不会考,这里就不给出解答了 2用JK触发器设计一个模为12的计数器(不允许用任何门电路)。 参考答案:这个也是书中的题目,书中是考下降沿,这个是异步计数器,不会考了。 模2计数器要求有12记忆状态,且逢十二走一。由此可以作出如下的状态转移图 00001->0100->0101->0110>011 1111-1101101<100<1001←1000 状态转移表如下: s(t) N(t) Z(t) 1n+1 1 0 0 00001 00 000000111111 0 01 0 11 111 00 1001 100 01 000001111110 011110011110 00 01 000000000001 11 00 可以作出次态卡诺图和输出函数的卡诺图,如下: 诚题5元一售,答靠(买蕃囊選试题)阳元一,暮紫不单釉出售。22:354075070 【实例截图】
【核心代码】