实例介绍
【实例简介】
本模块完成unscale模式核block floating point模式下的fft ip核调用，包含fft核逆fft
【实例截图】
【核心代码】
bbb43551-b006-4b4b-b969-73dad4f5d17a
├── project_11.cache
│ ├── ip
│ │ └── 2018.3
│ │ ├── 09c2592c48cb057d
│ │ │ ├── 09c2592c48cb057d.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ ├── dds_compiler_1_stub.vhdl
│ │ │ └── stats.txt
│ │ ├── 147b4a5d8d68979a
│ │ │ ├── 147b4a5d8d68979a.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 184410195835d3ee
│ │ │ ├── 184410195835d3ee.xci
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ └── dds_compiler_0_stub.vhdl
│ │ ├── 37b3b06eefd7f7c5
│ │ │ ├── 37b3b06eefd7f7c5.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── 3ad59cbffdb1b8f2
│ │ │ ├── 3ad59cbffdb1b8f2.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 5ac4d62ee24af40f
│ │ │ ├── 5ac4d62ee24af40f.xci
│ │ │ ├── stats.txt
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── 687200a671dcffdb
│ │ │ ├── 687200a671dcffdb.xci
│ │ │ ├── xfft_1.dcp
│ │ │ ├── xfft_1_sim_netlist.v
│ │ │ ├── xfft_1_sim_netlist.vhdl
│ │ │ ├── xfft_1_stub.v
│ │ │ └── xfft_1_stub.vhdl
│ │ ├── 6cf4de847251454e
│ │ │ ├── 6cf4de847251454e.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 7d55ab3df44ceec3
│ │ │ ├── 7d55ab3df44ceec3.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── 85c087c525484214
│ │ │ ├── 85c087c525484214.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 9fad21cbe4d2acd3
│ │ │ ├── 9fad21cbe4d2acd3.xci
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ └── dds_compiler_0_stub.vhdl
│ │ ├── b76346c76749a8e6
│ │ │ ├── b76346c76749a8e6.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── c0bdd19034226de6
│ │ │ ├── c0bdd19034226de6.xci
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ └── dds_compiler_0_stub.vhdl
│ │ ├── c9ca85dd818832f9
│ │ │ ├── c9ca85dd818832f9.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── ce88d2d2506caab4
│ │ │ ├── ce88d2d2506caab4.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── ea44d072c4901bdc
│ │ │ ├── ea44d072c4901bdc.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ └── ec01fd7fb94f6cbb
│ │ ├── ec01fd7fb94f6cbb.xci
│ │ ├── stats.txt
│ │ ├── xfft_1.dcp
│ │ ├── xfft_1_sim_netlist.v
│ │ ├── xfft_1_sim_netlist.vhdl
│ │ ├── xfft_1_stub.v
│ │ └── xfft_1_stub.vhdl
│ └── wt
│ ├── gui_handlers.wdf
│ ├── java_command_handlers.wdf
│ ├── project.wpc
│ ├── synthesis_details.wdf
│ ├── synthesis.wdf
│ ├── webtalk_pa.xml
│ └── xsim.wdf
├── project_11.hw
│ └── project_11.lpr
├── project_11.ip_user_files
│ ├── ip
│ │ ├── dds_compiler_1
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ ├── dds_compiler_1_stub.vhdl
│ │ │ ├── dds_compiler_1.veo
│ │ │ └── dds_compiler_1.vho
│ │ ├── xfft_0
│ │ │ ├── xfft_0.veo
│ │ │ └── xfft_0.vho
│ │ └── xfft_1
│ │ ├── xfft_1.veo
│ │ └── xfft_1.vho
│ ├── ipstatic
│ │ └── hdl
│ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ ├── c_addsub_v12_0_vh_rfs.vhd
│ │ ├── cmpy_v6_0_vh_rfs.vhd
│ │ ├── c_mux_bit_v12_0_vh_rfs.vhd
│ │ ├── c_reg_fd_v12_0_vh_rfs.vhd
│ │ ├── c_shift_ram_v12_0_vh_rfs.vhd
│ │ ├── dds_compiler_v6_0_vh_rfs.vhd
│ │ ├── floating_point_v7_0_vh_rfs.vhd
│ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ ├── xbip_addsub_v3_0_vh_rfs.vhd
│ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ ├── xbip_utils_v3_0_vh_rfs.vhd
│ │ └── xfft_v9_1_vh_rfs.vhd
│ ├── README.txt
│ └── sim_scripts
│ ├── dds_compiler_1
│ │ ├── activehdl
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── ies
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ └── run.f
│ │ ├── modelsim
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── file_info.txt
│ │ │ ├── modelsim.ini
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── questa
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── elaborate.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── README.txt
│ │ ├── riviera
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── vcs
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ └── simulate.do
│ │ ├── xcelium
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ └── run.f
│ │ └── xsim
│ │ ├── cmd.tcl
│ │ ├── dds_compiler_1.sh
│ │ ├── elab.opt
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── vhdl.prj
│ │ └── xsim.ini
│ ├── xfft_0
│ │ ├── activehdl
│ │ │ ├── compile.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── ies
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── run.f
│ │ │ └── xfft_0.sh
│ │ ├── modelsim
│ │ │ ├── compile.do
│ │ │ ├── file_info.txt
│ │ │ ├── modelsim.ini
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── questa
│ │ │ ├── compile.do
│ │ │ ├── elaborate.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── README.txt
│ │ ├── riviera
│ │ │ ├── compile.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── vcs
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── xfft_0.sh
│ │ ├── xcelium
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── run.f
│ │ │ └── xfft_0.sh
│ │ └── xsim
│ │ ├── cmd.tcl
│ │ ├── elab.opt
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── vhdl.prj
│ │ ├── xfft_0.sh
│ │ └── xsim.ini
│ └── xfft_1
│ ├── activehdl
│ │ ├── compile.do
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── ies
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── run.f
│ │ └── xfft_1.sh
│ ├── modelsim
│ │ ├── compile.do
│ │ ├── file_info.txt
│ │ ├── modelsim.ini
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── questa
│ │ ├── compile.do
│ │ ├── elaborate.do
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── README.txt
│ ├── riviera
│ │ ├── compile.do
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── vcs
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ └── xfft_1.sh
│ ├── xcelium
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── run.f
│ │ └── xfft_1.sh
│ └── xsim
│ ├── cmd.tcl
│ ├── elab.opt
│ ├── file_info.txt
│ ├── README.txt
│ ├── vhdl.prj
│ ├── xfft_1.sh
│ └── xsim.ini
├── project_11.runs
│ ├── dds_compiler_0_synth_1
│ │ └── vivado.pb
│ ├── dds_compiler_1_synth_1
│ │ ├── dds_compiler_1.dcp
│ │ ├── dds_compiler_1.tcl
│ │ ├── dds_compiler_1_utilization_synth.pb
│ │ ├── dds_compiler_1_utilization_synth.rpt
│ │ ├── dds_compiler_1.vds
│ │ ├── dont_touch.xdc
│ │ ├── gen_run.xml
│ │ ├── htr.txt
│ │ ├── ISEWrap.js
│ │ ├── ISEWrap.sh
│ │ ├── project.wdf
│ │ ├── rundef.js
│ │ ├── runme.bat
│ │ ├── runme.log
│ │ ├── runme.sh
│ │ ├── __synthesis_is_complete__
│ │ ├── vivado.jou
│ │ └── vivado.pb
│ └── synth_1
│ ├── dont_touch.xdc
│ ├── gen_run.xml
│ ├── htr.txt
│ ├── ISEWrap.js
│ ├── ISEWrap.sh
│ ├── project.wdf
│ ├── rundef.js
│ ├── runme.bat
│ ├── runme.log
│ ├── runme.sh
│ ├── __synthesis_is_complete__
│ ├── vivado.jou
│ ├── vivado.pb
│ ├── Xilinx_FFT_Guide_liuqi.dcp
│ ├── Xilinx_FFT_Guide_liuqi.tcl
│ ├── Xilinx_FFT_Guide_liuqi_utilization_synth.pb
│ ├── Xilinx_FFT_Guide_liuqi_utilization_synth.rpt
│ └── Xilinx_FFT_Guide_liuqi.vds
├── project_11.sim
│ └── sim_1
│ └── behav
│ ├── modelsim
│ │ ├── compile.bat
│ │ ├── compile.log
│ │ ├── glbl.v
│ │ ├── modelsim.ini
│ │ ├── modelsim_lib
│ │ │ ├── msim
│ │ │ │ ├── axi_utils_v2_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ ├── _lock
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_addsub_v12_0_12
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── cmpy_v6_0_16
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_mux_bit_v12_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_reg_fd_v12_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_2.qdb
│ │ │ │ │ ├── _lib1_2.qpg
│ │ │ │ │ ├── _lib1_2.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_shift_ram_v12_0_12
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── dds_compiler_v6_0_17
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── floating_point_v7_0_15
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── _info
│ │ │ │ ├── mult_gen_v12_0_14
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_addsub_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_1.qdb
│ │ │ │ │ ├── _lib1_1.qpg
│ │ │ │ │ ├── _lib1_1.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_bram18k_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_3.qdb
│ │ │ │ │ ├── _lib1_3.qpg
│ │ │ │ │ ├── _lib1_3.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_dsp48_multadd_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_3.qdb
│ │ │ │ │ ├── _lib1_3.qpg
│ │ │ │ │ ├── _lib1_3.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_4
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_pipe_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_1.qdb
│ │ │ │ │ ├── _lib1_1.qpg
│ │ │ │ │ ├── _lib1_1.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_utils_v3_0_9
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xfft_v9_1_1
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ └── xil_defaultlib
│ │ │ │ ├── _info
│ │ │ │ ├── _lib1_3.qdb
│ │ │ │ ├── _lib1_3.qpg
│ │ │ │ ├── _lib1_3.qtl
│ │ │ │ ├── _lib.qdb
│ │ │ │ └── _vmake
│ │ │ └── work
│ │ │ └── _info
│ │ ├── simulate.bat
│ │ ├── simulate.log
│ │ ├── vsim.wlf
│ │ ├── wlftbmye8g
│ │ ├── Xilinx_FFT_sim_compile.do
│ │ ├── Xilinx_FFT_sim_simulate.do
│ │ ├── Xilinx_FFT_sim.udo
│ │ └── Xilinx_FFT_sim_wave.do
│ └── xsim
│ ├── compile.bat
│ ├── compile.log
│ ├── elaborate.bat
│ ├── elaborate.log
│ ├── glbl.v
│ ├── simulate.bat
│ ├── simulate.log
│ ├── webtalk_11420.backup.jou
│ ├── webtalk_11420.backup.log
│ ├── webtalk_13152.backup.jou
│ ├── webtalk_13152.backup.log
│ ├── webtalk_15168.backup.jou
│ ├── webtalk_15168.backup.log
│ ├── webtalk.jou
│ ├── webtalk.log
│ ├── xelab.pb
│ ├── Xilinx_FFT_sim_behav.wdb
│ ├── Xilinx_FFT_sim.tcl
│ ├── Xilinx_FFT_sim_vhdl.prj
│ ├── Xilinx_FFT_sim_vlog.prj
│ ├── xsim.dir
│ │ ├── xil_defaultlib
│ │ │ ├── dds_compiler_0.vdb
│ │ │ ├── dds_compiler_1.vdb
│ │ │ ├── glbl.sdb
│ │ │ ├── xfft_0.vdb
│ │ │ ├── xfft_1.vdb
│ │ │ ├── xil_defaultlib.rlx
│ │ │ ├── @xilinx_@f@f@t_@guide_liuqi.sdb
│ │ │ └── @xilinx_@f@f@t_sim.sdb
│ │ └── Xilinx_FFT_sim_behav
│ │ ├── Compile_Options.txt
│ │ ├── obj
│ │ │ ├── xsim_0.win64.obj
│ │ │ ├── xsim_1.win64.obj
│ │ │ ├── xsim_2.win64.obj
│ │ │ ├── xsim_3.win64.obj
│ │ │ ├── xsim_4.c
│ │ │ ├── xsim_4.win64.obj
│ │ │ ├── xsim_5.c
│ │ │ ├── xsim_5.win64.obj
│ │ │ ├── xsim_6.c
│ │ │ └── xsim_6.win64.obj
│ │ ├── TempBreakPointFile.txt
│ │ ├── webtalk
│ │ │ ├── usage_statistics_ext_xsim.html
│ │ │ └── usage_statistics_ext_xsim.xml
│ │ ├── xsimcrash.log
│ │ ├── xsim.dbg
│ │ ├── xsimkernel.log
│ │ ├── xsimk.exe
│ │ ├── xsim.mem
│ │ ├── xsim.reloc
│ │ ├── xsim.rlx
│ │ ├── xsim.rtti
│ │ ├── xsimSettings.ini
│ │ ├── xsim.svtype
│ │ ├── xsim.type
│ │ └── xsim.xdbg
│ ├── xsim.ini
│ ├── xsim.ini.bak
│ ├── xvhdl.log
│ ├── xvhdl.pb
│ ├── xvlog.log
│ └── xvlog.pb
├── project_11.srcs
│ ├── sim_1
│ │ └── new
│ │ └── fft_ifft_tb.v
│ └── sources_1
│ ├── ip
│ │ ├── dds_compiler_0
│ │ │ ├── cmodel
│ │ │ │ ├── dds_compiler_v6_0_bitacc_cmodel_lin64.zip
│ │ │ │ └── dds_compiler_v6_0_bitacc_cmodel_nt64.zip
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_ooc.xdc
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ ├── dds_compiler_0_stub.vhdl
│ │ │ ├── dds_compiler_0.veo
│ │ │ ├── dds_compiler_0.vho
│ │ │ ├── dds_compiler_0.xci
│ │ │ ├── dds_compiler_0.xml
│ │ │ ├── demo_tb
│ │ │ │ └── tb_dds_compiler_0.vhd
│ │ │ ├── doc
│ │ │ │ └── dds_compiler_v6_0_changelog.txt
│ │ │ ├── hdl
│ │ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ │ ├── dds_compiler_v6_0_vh_rfs.vhd
│ │ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ │ └── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ ├── sim
│ │ │ │ └── dds_compiler_0.vhd
│ │ │ └── synth
│ │ │ └── dds_compiler_0.vhd
│ │ ├── dds_compiler_1
│ │ │ ├── cmodel
│ │ │ │ ├── dds_compiler_v6_0_bitacc_cmodel_lin64.zip
│ │ │ │ └── dds_compiler_v6_0_bitacc_cmodel_nt64.zip
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_ooc.xdc
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ ├── dds_compiler_1_stub.vhdl
│ │ │ ├── dds_compiler_1.veo
│ │ │ ├── dds_compiler_1.vho
│ │ │ ├── dds_compiler_1.xci
│ │ │ ├── dds_compiler_1.xml
│ │ │ ├── demo_tb
│ │ │ │ └── tb_dds_compiler_1.vhd
│ │ │ ├── doc
│ │ │ │ └── dds_compiler_v6_0_changelog.txt
│ │ │ ├── hdl
│ │ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ │ ├── dds_compiler_v6_0_vh_rfs.vhd
│ │ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ │ └── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ ├── sim
│ │ │ │ └── dds_compiler_1.vhd
│ │ │ └── synth
│ │ │ └── dds_compiler_1.vhd
│ │ ├── xfft_0
│ │ │ ├── cmodel
│ │ │ │ ├── xfft_v9_1_bitacc_cmodel_lin64.zip
│ │ │ │ └── xfft_v9_1_bitacc_cmodel_nt64.zip
│ │ │ ├── demo_tb
│ │ │ │ └── tb_xfft_0.vhd
│ │ │ ├── doc
│ │ │ │ └── xfft_v9_1_changelog.txt
│ │ │ ├── hdl
│ │ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ │ ├── c_addsub_v12_0_vh_rfs.vhd
│ │ │ │ ├── cmpy_v6_0_vh_rfs.vhd
│ │ │ │ ├── c_mux_bit_v12_0_vh_rfs.vhd
│ │ │ │ ├── c_reg_fd_v12_0_vh_rfs.vhd
│ │ │ │ ├── c_shift_ram_v12_0_vh_rfs.vhd
│ │ │ │ ├── floating_point_v7_0_vh_rfs.vhd
│ │ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ │ ├── xbip_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ │ └── xfft_v9_1_vh_rfs.vhd
│ │ │ ├── sim
│ │ │ │ └── xfft_0.vhd
│ │ │ ├── synth
│ │ │ │ └── xfft_0.vhd
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_ooc.xdc
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ ├── xfft_0_stub.vhdl
│ │ │ ├── xfft_0.veo
│ │ │ ├── xfft_0.vho
│ │ │ ├── xfft_0.xci
│ │ │ └── xfft_0.xml
│ │ └── xfft_1
│ │ ├── cmodel
│ │ │ ├── xfft_v9_1_bitacc_cmodel_lin64.zip
│ │ │ └── xfft_v9_1_bitacc_cmodel_nt64.zip
│ │ ├── demo_tb
│ │ │ └── tb_xfft_1.vhd
│ │ ├── doc
│ │ │ └── xfft_v9_1_changelog.txt
│ │ ├── hdl
│ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ ├── c_addsub_v12_0_vh_rfs.vhd
│ │ │ ├── cmpy_v6_0_vh_rfs.vhd
│ │ │ ├── c_mux_bit_v12_0_vh_rfs.vhd
│ │ │ ├── c_reg_fd_v12_0_vh_rfs.vhd
│ │ │ ├── c_shift_ram_v12_0_vh_rfs.vhd
│ │ │ ├── floating_point_v7_0_vh_rfs.vhd
│ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ ├── xbip_addsub_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ └── xfft_v9_1_vh_rfs.vhd
│ │ ├── sim
│ │ │ └── xfft_1.vhd
│ │ ├── synth
│ │ │ └── xfft_1.vhd
│ │ ├── xfft_1.dcp
│ │ ├── xfft_1_ooc.xdc
│ │ ├── xfft_1_sim_netlist.v
│ │ ├── xfft_1_sim_netlist.vhdl
│ │ ├── xfft_1_stub.v
│ │ ├── xfft_1_stub.vhdl
│ │ ├── xfft_1.veo
│ │ ├── xfft_1.vho
│ │ ├── xfft_1.xci
│ │ └── xfft_1.xml
│ └── new
│ └── fft_ifft.v
├── project_11.xpr
├── vivado.jou
└── vivado.log
126 directories, 626 files
本模块完成unscale模式核block floating point模式下的fft ip核调用，包含fft核逆fft
【实例截图】
【核心代码】
bbb43551-b006-4b4b-b969-73dad4f5d17a
├── project_11.cache
│ ├── ip
│ │ └── 2018.3
│ │ ├── 09c2592c48cb057d
│ │ │ ├── 09c2592c48cb057d.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ ├── dds_compiler_1_stub.vhdl
│ │ │ └── stats.txt
│ │ ├── 147b4a5d8d68979a
│ │ │ ├── 147b4a5d8d68979a.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 184410195835d3ee
│ │ │ ├── 184410195835d3ee.xci
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ └── dds_compiler_0_stub.vhdl
│ │ ├── 37b3b06eefd7f7c5
│ │ │ ├── 37b3b06eefd7f7c5.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── 3ad59cbffdb1b8f2
│ │ │ ├── 3ad59cbffdb1b8f2.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 5ac4d62ee24af40f
│ │ │ ├── 5ac4d62ee24af40f.xci
│ │ │ ├── stats.txt
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── 687200a671dcffdb
│ │ │ ├── 687200a671dcffdb.xci
│ │ │ ├── xfft_1.dcp
│ │ │ ├── xfft_1_sim_netlist.v
│ │ │ ├── xfft_1_sim_netlist.vhdl
│ │ │ ├── xfft_1_stub.v
│ │ │ └── xfft_1_stub.vhdl
│ │ ├── 6cf4de847251454e
│ │ │ ├── 6cf4de847251454e.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 7d55ab3df44ceec3
│ │ │ ├── 7d55ab3df44ceec3.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── 85c087c525484214
│ │ │ ├── 85c087c525484214.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── 9fad21cbe4d2acd3
│ │ │ ├── 9fad21cbe4d2acd3.xci
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ └── dds_compiler_0_stub.vhdl
│ │ ├── b76346c76749a8e6
│ │ │ ├── b76346c76749a8e6.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── c0bdd19034226de6
│ │ │ ├── c0bdd19034226de6.xci
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ └── dds_compiler_0_stub.vhdl
│ │ ├── c9ca85dd818832f9
│ │ │ ├── c9ca85dd818832f9.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ ├── ce88d2d2506caab4
│ │ │ ├── ce88d2d2506caab4.xci
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ └── dds_compiler_1_stub.vhdl
│ │ ├── ea44d072c4901bdc
│ │ │ ├── ea44d072c4901bdc.xci
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ └── xfft_0_stub.vhdl
│ │ └── ec01fd7fb94f6cbb
│ │ ├── ec01fd7fb94f6cbb.xci
│ │ ├── stats.txt
│ │ ├── xfft_1.dcp
│ │ ├── xfft_1_sim_netlist.v
│ │ ├── xfft_1_sim_netlist.vhdl
│ │ ├── xfft_1_stub.v
│ │ └── xfft_1_stub.vhdl
│ └── wt
│ ├── gui_handlers.wdf
│ ├── java_command_handlers.wdf
│ ├── project.wpc
│ ├── synthesis_details.wdf
│ ├── synthesis.wdf
│ ├── webtalk_pa.xml
│ └── xsim.wdf
├── project_11.hw
│ └── project_11.lpr
├── project_11.ip_user_files
│ ├── ip
│ │ ├── dds_compiler_1
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ ├── dds_compiler_1_stub.vhdl
│ │ │ ├── dds_compiler_1.veo
│ │ │ └── dds_compiler_1.vho
│ │ ├── xfft_0
│ │ │ ├── xfft_0.veo
│ │ │ └── xfft_0.vho
│ │ └── xfft_1
│ │ ├── xfft_1.veo
│ │ └── xfft_1.vho
│ ├── ipstatic
│ │ └── hdl
│ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ ├── c_addsub_v12_0_vh_rfs.vhd
│ │ ├── cmpy_v6_0_vh_rfs.vhd
│ │ ├── c_mux_bit_v12_0_vh_rfs.vhd
│ │ ├── c_reg_fd_v12_0_vh_rfs.vhd
│ │ ├── c_shift_ram_v12_0_vh_rfs.vhd
│ │ ├── dds_compiler_v6_0_vh_rfs.vhd
│ │ ├── floating_point_v7_0_vh_rfs.vhd
│ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ ├── xbip_addsub_v3_0_vh_rfs.vhd
│ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ ├── xbip_utils_v3_0_vh_rfs.vhd
│ │ └── xfft_v9_1_vh_rfs.vhd
│ ├── README.txt
│ └── sim_scripts
│ ├── dds_compiler_1
│ │ ├── activehdl
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── ies
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ └── run.f
│ │ ├── modelsim
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── file_info.txt
│ │ │ ├── modelsim.ini
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── questa
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── elaborate.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── README.txt
│ │ ├── riviera
│ │ │ ├── compile.do
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── dds_compiler_1.udo
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── wave.do
│ │ ├── vcs
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ └── simulate.do
│ │ ├── xcelium
│ │ │ ├── dds_compiler_1.sh
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ └── run.f
│ │ └── xsim
│ │ ├── cmd.tcl
│ │ ├── dds_compiler_1.sh
│ │ ├── elab.opt
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── vhdl.prj
│ │ └── xsim.ini
│ ├── xfft_0
│ │ ├── activehdl
│ │ │ ├── compile.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── ies
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── run.f
│ │ │ └── xfft_0.sh
│ │ ├── modelsim
│ │ │ ├── compile.do
│ │ │ ├── file_info.txt
│ │ │ ├── modelsim.ini
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── questa
│ │ │ ├── compile.do
│ │ │ ├── elaborate.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── README.txt
│ │ ├── riviera
│ │ │ ├── compile.do
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ ├── wave.do
│ │ │ ├── xfft_0.sh
│ │ │ └── xfft_0.udo
│ │ ├── vcs
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── simulate.do
│ │ │ └── xfft_0.sh
│ │ ├── xcelium
│ │ │ ├── file_info.txt
│ │ │ ├── README.txt
│ │ │ ├── run.f
│ │ │ └── xfft_0.sh
│ │ └── xsim
│ │ ├── cmd.tcl
│ │ ├── elab.opt
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── vhdl.prj
│ │ ├── xfft_0.sh
│ │ └── xsim.ini
│ └── xfft_1
│ ├── activehdl
│ │ ├── compile.do
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── ies
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── run.f
│ │ └── xfft_1.sh
│ ├── modelsim
│ │ ├── compile.do
│ │ ├── file_info.txt
│ │ ├── modelsim.ini
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── questa
│ │ ├── compile.do
│ │ ├── elaborate.do
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── README.txt
│ ├── riviera
│ │ ├── compile.do
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ ├── wave.do
│ │ ├── xfft_1.sh
│ │ └── xfft_1.udo
│ ├── vcs
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── simulate.do
│ │ └── xfft_1.sh
│ ├── xcelium
│ │ ├── file_info.txt
│ │ ├── README.txt
│ │ ├── run.f
│ │ └── xfft_1.sh
│ └── xsim
│ ├── cmd.tcl
│ ├── elab.opt
│ ├── file_info.txt
│ ├── README.txt
│ ├── vhdl.prj
│ ├── xfft_1.sh
│ └── xsim.ini
├── project_11.runs
│ ├── dds_compiler_0_synth_1
│ │ └── vivado.pb
│ ├── dds_compiler_1_synth_1
│ │ ├── dds_compiler_1.dcp
│ │ ├── dds_compiler_1.tcl
│ │ ├── dds_compiler_1_utilization_synth.pb
│ │ ├── dds_compiler_1_utilization_synth.rpt
│ │ ├── dds_compiler_1.vds
│ │ ├── dont_touch.xdc
│ │ ├── gen_run.xml
│ │ ├── htr.txt
│ │ ├── ISEWrap.js
│ │ ├── ISEWrap.sh
│ │ ├── project.wdf
│ │ ├── rundef.js
│ │ ├── runme.bat
│ │ ├── runme.log
│ │ ├── runme.sh
│ │ ├── __synthesis_is_complete__
│ │ ├── vivado.jou
│ │ └── vivado.pb
│ └── synth_1
│ ├── dont_touch.xdc
│ ├── gen_run.xml
│ ├── htr.txt
│ ├── ISEWrap.js
│ ├── ISEWrap.sh
│ ├── project.wdf
│ ├── rundef.js
│ ├── runme.bat
│ ├── runme.log
│ ├── runme.sh
│ ├── __synthesis_is_complete__
│ ├── vivado.jou
│ ├── vivado.pb
│ ├── Xilinx_FFT_Guide_liuqi.dcp
│ ├── Xilinx_FFT_Guide_liuqi.tcl
│ ├── Xilinx_FFT_Guide_liuqi_utilization_synth.pb
│ ├── Xilinx_FFT_Guide_liuqi_utilization_synth.rpt
│ └── Xilinx_FFT_Guide_liuqi.vds
├── project_11.sim
│ └── sim_1
│ └── behav
│ ├── modelsim
│ │ ├── compile.bat
│ │ ├── compile.log
│ │ ├── glbl.v
│ │ ├── modelsim.ini
│ │ ├── modelsim_lib
│ │ │ ├── msim
│ │ │ │ ├── axi_utils_v2_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ ├── _lock
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_addsub_v12_0_12
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── cmpy_v6_0_16
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_mux_bit_v12_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_reg_fd_v12_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_2.qdb
│ │ │ │ │ ├── _lib1_2.qpg
│ │ │ │ │ ├── _lib1_2.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── c_shift_ram_v12_0_12
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── dds_compiler_v6_0_17
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── floating_point_v7_0_15
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── _info
│ │ │ │ ├── mult_gen_v12_0_14
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_addsub_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_1.qdb
│ │ │ │ │ ├── _lib1_1.qpg
│ │ │ │ │ ├── _lib1_1.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_bram18k_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_3.qdb
│ │ │ │ │ ├── _lib1_3.qpg
│ │ │ │ │ ├── _lib1_3.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_dsp48_multadd_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_3.qdb
│ │ │ │ │ ├── _lib1_3.qpg
│ │ │ │ │ ├── _lib1_3.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_4
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_pipe_v3_0_5
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_1.qdb
│ │ │ │ │ ├── _lib1_1.qpg
│ │ │ │ │ ├── _lib1_1.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xbip_utils_v3_0_9
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ ├── xfft_v9_1_1
│ │ │ │ │ ├── _info
│ │ │ │ │ ├── _lib1_6.qdb
│ │ │ │ │ ├── _lib1_6.qpg
│ │ │ │ │ ├── _lib1_6.qtl
│ │ │ │ │ ├── _lib.qdb
│ │ │ │ │ └── _vmake
│ │ │ │ └── xil_defaultlib
│ │ │ │ ├── _info
│ │ │ │ ├── _lib1_3.qdb
│ │ │ │ ├── _lib1_3.qpg
│ │ │ │ ├── _lib1_3.qtl
│ │ │ │ ├── _lib.qdb
│ │ │ │ └── _vmake
│ │ │ └── work
│ │ │ └── _info
│ │ ├── simulate.bat
│ │ ├── simulate.log
│ │ ├── vsim.wlf
│ │ ├── wlftbmye8g
│ │ ├── Xilinx_FFT_sim_compile.do
│ │ ├── Xilinx_FFT_sim_simulate.do
│ │ ├── Xilinx_FFT_sim.udo
│ │ └── Xilinx_FFT_sim_wave.do
│ └── xsim
│ ├── compile.bat
│ ├── compile.log
│ ├── elaborate.bat
│ ├── elaborate.log
│ ├── glbl.v
│ ├── simulate.bat
│ ├── simulate.log
│ ├── webtalk_11420.backup.jou
│ ├── webtalk_11420.backup.log
│ ├── webtalk_13152.backup.jou
│ ├── webtalk_13152.backup.log
│ ├── webtalk_15168.backup.jou
│ ├── webtalk_15168.backup.log
│ ├── webtalk.jou
│ ├── webtalk.log
│ ├── xelab.pb
│ ├── Xilinx_FFT_sim_behav.wdb
│ ├── Xilinx_FFT_sim.tcl
│ ├── Xilinx_FFT_sim_vhdl.prj
│ ├── Xilinx_FFT_sim_vlog.prj
│ ├── xsim.dir
│ │ ├── xil_defaultlib
│ │ │ ├── dds_compiler_0.vdb
│ │ │ ├── dds_compiler_1.vdb
│ │ │ ├── glbl.sdb
│ │ │ ├── xfft_0.vdb
│ │ │ ├── xfft_1.vdb
│ │ │ ├── xil_defaultlib.rlx
│ │ │ ├── @xilinx_@f@f@t_@guide_liuqi.sdb
│ │ │ └── @xilinx_@f@f@t_sim.sdb
│ │ └── Xilinx_FFT_sim_behav
│ │ ├── Compile_Options.txt
│ │ ├── obj
│ │ │ ├── xsim_0.win64.obj
│ │ │ ├── xsim_1.win64.obj
│ │ │ ├── xsim_2.win64.obj
│ │ │ ├── xsim_3.win64.obj
│ │ │ ├── xsim_4.c
│ │ │ ├── xsim_4.win64.obj
│ │ │ ├── xsim_5.c
│ │ │ ├── xsim_5.win64.obj
│ │ │ ├── xsim_6.c
│ │ │ └── xsim_6.win64.obj
│ │ ├── TempBreakPointFile.txt
│ │ ├── webtalk
│ │ │ ├── usage_statistics_ext_xsim.html
│ │ │ └── usage_statistics_ext_xsim.xml
│ │ ├── xsimcrash.log
│ │ ├── xsim.dbg
│ │ ├── xsimkernel.log
│ │ ├── xsimk.exe
│ │ ├── xsim.mem
│ │ ├── xsim.reloc
│ │ ├── xsim.rlx
│ │ ├── xsim.rtti
│ │ ├── xsimSettings.ini
│ │ ├── xsim.svtype
│ │ ├── xsim.type
│ │ └── xsim.xdbg
│ ├── xsim.ini
│ ├── xsim.ini.bak
│ ├── xvhdl.log
│ ├── xvhdl.pb
│ ├── xvlog.log
│ └── xvlog.pb
├── project_11.srcs
│ ├── sim_1
│ │ └── new
│ │ └── fft_ifft_tb.v
│ └── sources_1
│ ├── ip
│ │ ├── dds_compiler_0
│ │ │ ├── cmodel
│ │ │ │ ├── dds_compiler_v6_0_bitacc_cmodel_lin64.zip
│ │ │ │ └── dds_compiler_v6_0_bitacc_cmodel_nt64.zip
│ │ │ ├── dds_compiler_0.dcp
│ │ │ ├── dds_compiler_0_ooc.xdc
│ │ │ ├── dds_compiler_0_sim_netlist.v
│ │ │ ├── dds_compiler_0_sim_netlist.vhdl
│ │ │ ├── dds_compiler_0_stub.v
│ │ │ ├── dds_compiler_0_stub.vhdl
│ │ │ ├── dds_compiler_0.veo
│ │ │ ├── dds_compiler_0.vho
│ │ │ ├── dds_compiler_0.xci
│ │ │ ├── dds_compiler_0.xml
│ │ │ ├── demo_tb
│ │ │ │ └── tb_dds_compiler_0.vhd
│ │ │ ├── doc
│ │ │ │ └── dds_compiler_v6_0_changelog.txt
│ │ │ ├── hdl
│ │ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ │ ├── dds_compiler_v6_0_vh_rfs.vhd
│ │ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ │ └── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ ├── sim
│ │ │ │ └── dds_compiler_0.vhd
│ │ │ └── synth
│ │ │ └── dds_compiler_0.vhd
│ │ ├── dds_compiler_1
│ │ │ ├── cmodel
│ │ │ │ ├── dds_compiler_v6_0_bitacc_cmodel_lin64.zip
│ │ │ │ └── dds_compiler_v6_0_bitacc_cmodel_nt64.zip
│ │ │ ├── dds_compiler_1.dcp
│ │ │ ├── dds_compiler_1_ooc.xdc
│ │ │ ├── dds_compiler_1_sim_netlist.v
│ │ │ ├── dds_compiler_1_sim_netlist.vhdl
│ │ │ ├── dds_compiler_1_stub.v
│ │ │ ├── dds_compiler_1_stub.vhdl
│ │ │ ├── dds_compiler_1.veo
│ │ │ ├── dds_compiler_1.vho
│ │ │ ├── dds_compiler_1.xci
│ │ │ ├── dds_compiler_1.xml
│ │ │ ├── demo_tb
│ │ │ │ └── tb_dds_compiler_1.vhd
│ │ │ ├── doc
│ │ │ │ └── dds_compiler_v6_0_changelog.txt
│ │ │ ├── hdl
│ │ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ │ ├── dds_compiler_v6_0_vh_rfs.vhd
│ │ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ │ └── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ ├── sim
│ │ │ │ └── dds_compiler_1.vhd
│ │ │ └── synth
│ │ │ └── dds_compiler_1.vhd
│ │ ├── xfft_0
│ │ │ ├── cmodel
│ │ │ │ ├── xfft_v9_1_bitacc_cmodel_lin64.zip
│ │ │ │ └── xfft_v9_1_bitacc_cmodel_nt64.zip
│ │ │ ├── demo_tb
│ │ │ │ └── tb_xfft_0.vhd
│ │ │ ├── doc
│ │ │ │ └── xfft_v9_1_changelog.txt
│ │ │ ├── hdl
│ │ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ │ ├── c_addsub_v12_0_vh_rfs.vhd
│ │ │ │ ├── cmpy_v6_0_vh_rfs.vhd
│ │ │ │ ├── c_mux_bit_v12_0_vh_rfs.vhd
│ │ │ │ ├── c_reg_fd_v12_0_vh_rfs.vhd
│ │ │ │ ├── c_shift_ram_v12_0_vh_rfs.vhd
│ │ │ │ ├── floating_point_v7_0_vh_rfs.vhd
│ │ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ │ ├── xbip_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ │ ├── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ │ └── xfft_v9_1_vh_rfs.vhd
│ │ │ ├── sim
│ │ │ │ └── xfft_0.vhd
│ │ │ ├── synth
│ │ │ │ └── xfft_0.vhd
│ │ │ ├── xfft_0.dcp
│ │ │ ├── xfft_0_ooc.xdc
│ │ │ ├── xfft_0_sim_netlist.v
│ │ │ ├── xfft_0_sim_netlist.vhdl
│ │ │ ├── xfft_0_stub.v
│ │ │ ├── xfft_0_stub.vhdl
│ │ │ ├── xfft_0.veo
│ │ │ ├── xfft_0.vho
│ │ │ ├── xfft_0.xci
│ │ │ └── xfft_0.xml
│ │ └── xfft_1
│ │ ├── cmodel
│ │ │ ├── xfft_v9_1_bitacc_cmodel_lin64.zip
│ │ │ └── xfft_v9_1_bitacc_cmodel_nt64.zip
│ │ ├── demo_tb
│ │ │ └── tb_xfft_1.vhd
│ │ ├── doc
│ │ │ └── xfft_v9_1_changelog.txt
│ │ ├── hdl
│ │ │ ├── axi_utils_v2_0_vh_rfs.vhd
│ │ │ ├── c_addsub_v12_0_vh_rfs.vhd
│ │ │ ├── cmpy_v6_0_vh_rfs.vhd
│ │ │ ├── c_mux_bit_v12_0_vh_rfs.vhd
│ │ │ ├── c_reg_fd_v12_0_vh_rfs.vhd
│ │ │ ├── c_shift_ram_v12_0_vh_rfs.vhd
│ │ │ ├── floating_point_v7_0_vh_rfs.vhd
│ │ │ ├── mult_gen_v12_0_vh_rfs.vhd
│ │ │ ├── xbip_addsub_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_bram18k_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_pipe_v3_0_vh_rfs.vhd
│ │ │ ├── xbip_utils_v3_0_vh_rfs.vhd
│ │ │ └── xfft_v9_1_vh_rfs.vhd
│ │ ├── sim
│ │ │ └── xfft_1.vhd
│ │ ├── synth
│ │ │ └── xfft_1.vhd
│ │ ├── xfft_1.dcp
│ │ ├── xfft_1_ooc.xdc
│ │ ├── xfft_1_sim_netlist.v
│ │ ├── xfft_1_sim_netlist.vhdl
│ │ ├── xfft_1_stub.v
│ │ ├── xfft_1_stub.vhdl
│ │ ├── xfft_1.veo
│ │ ├── xfft_1.vho
│ │ ├── xfft_1.xci
│ │ └── xfft_1.xml
│ └── new
│ └── fft_ifft.v
├── project_11.xpr
├── vivado.jou
└── vivado.log
126 directories, 626 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论