FMC VITA 57.1 HPC 连接器 Concept HDL 及 Allegro 16.6 封装

【实例简介】
FPGA FMC 板卡ASP-134486-01，ASP-134488-01连接器Concept HDL原理图及PCB封装，Allegro 版本: 16.6 083。
【实例截图】
【核心代码】
5d4d3b23-966a-46a4-b570-02182403102b
└── fmc_conn
├── chips
│   ├── chips.prt
│   └── master.tag
├── datasheet
│   ├── HPC
│   │   ├── asp-134486-01-mkt(FPGA Side).pdf
│   │   ├── asp-134488-01-mkt(Mezzanine 10mm).pdf
│   │   ├── asp-134602-01-mkt(Mezzanine 8p5mm).pdf
│   │   ├── hdr-153514-xx-mkt.pdf
│   │   └── hdr-169468-xx-mkt.pdf
│   ├── log
│   │   ├── allegro.jrl
│   │   ├── samtec_asp_134488_01.log
│   │   ├── samtec_asp_134488_01.log,1
│   │   └── samtec_asp_134488_01.log,2
│   ├── LPC
│   │   ├── asp-134603-01-mkt(FPGA Side).pdf
│   │   ├── asp-134604-01-mkt(Mezzanine 10mm).pdf
│   │   ├── asp-134606-01-mkt(Mezzanine 8p5mm).pdf
│   │   ├── hdr-169472-xx-mkt.pdf
│   │   └── hdr-169473-xx-mkt.pdf
│   ├── master.tag
│   ├── samtec_asp_134486_01.dra
│   ├── samtec_asp_134486_01.psm
│   ├── samtec_asp_134488_01.dra
│   └── samtec_asp_134488_01.psm
├── entity
│   ├── master.tag
│   ├── pc.db
│   ├── verilog.v
│   ├── vhdl.vhd
│   └── vlog004u.sir
├── metadata
│   ├── master.tag
│   ├── pdv_validation.txt
│   ├── pinlist.txt
│   ├── revHistory.log
│   ├── revision.dat
│   └── revision.log
├── part_table
│   ├── master.tag
│   └── part.ptf
├── sym_1
│   ├── master.tag
│   └── symbol.css
├── sym_10
│   ├── master.tag
│   └── symbol.css
├── sym_11
│   ├── master.tag
│   └── symbol.css
├── sym_2
│   ├── master.tag
│   └── symbol.css
├── sym_3
│   ├── master.tag
│   └── symbol.css
├── sym_4
│   ├── master.tag
│   └── symbol.css
├── sym_5
│   ├── master.tag
│   └── symbol.css
├── sym_6
│   ├── master.tag
│   └── symbol.css
├── sym_7
│   ├── master.tag
│   └── symbol.css
├── sym_8
│   ├── master.tag
│   └── symbol.css
└── sym_9
├── master.tag
└── symbol.css

20 directories, 56 files