SRAM读写测试实验程序

【实例简介】

=== 使用须知 ===

1. 配套例程解压后请放到只有字母和数字组成的文件夹路径中。

=== 实现功能 ===

SRAM读写测试实验程序：
该程序实现了对SRAM的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个LED灯的亮灭进行指示。
文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

【核心代码】

SRAM

├── Tips.txt
├── ex10vhd
│   ├── incremental_db
│   │   ├── README
│   │   └── compiled_partitions
│   │       ├── sram_test.db_info
│   │       └── sram_test.root_partition.map.kpt
│   ├── simulation
│   │   └── modelsim
│   │       ├── sram_test.sft
│   │       ├── sram_test.vo
│   │       ├── sram_test_modelsim.xrf
│   │       └── sram_test_v.sdo
│   ├── sram_test.asm.rpt
│   ├── sram_test.cdf
│   ├── sram_test.done
│   ├── sram_test.eda.rpt
│   ├── sram_test.fit.rpt
│   ├── sram_test.fit.summary
│   ├── sram_test.flow.rpt
│   ├── sram_test.jdi
│   ├── sram_test.map.rpt
│   ├── sram_test.map.summary
│   ├── sram_test.pin
│   ├── sram_test.pof
│   ├── sram_test.qpf
│   ├── sram_test.qsf
│   ├── sram_test.qws
│   ├── sram_test.sta.rpt
│   ├── sram_test.sta.summary
│   └── sram_test.vhd
├── ex10vhd.zip
├── ex10vlg
│   ├── incremental_db
│   │   ├── README
│   │   └── compiled_partitions
│   │       ├── sram_test.db_info
│   │       └── sram_test.root_partition.map.kpt
│   ├── simulation
│   │   └── modelsim
│   │       ├── gate_work
│   │       │   ├── _info
│   │       │   ├── _temp
│   │       │   ├── _vmake
│   │       │   ├── sram_test
│   │       │   │   ├── _primary.dat
│   │       │   │   ├── _primary.dbs
│   │       │   │   ├── _primary.vhd
│   │       │   │   ├── verilog.prw
│   │       │   │   └── verilog.psm
│   │       │   └── sram_test_vlg_tst
│   │       │       ├── _primary.dat
│   │       │       ├── _primary.dbs
│   │       │       ├── _primary.vhd
│   │       │       ├── verilog.prw
│   │       │       └── verilog.psm
│   │       ├── msim_transcript
│   │       ├── rtl_work
│   │       │   ├── _info
│   │       │   ├── _temp
│   │       │   ├── _vmake
│   │       │   ├── sram_test
│   │       │   │   ├── _primary.dat
│   │       │   │   ├── _primary.dbs
│   │       │   │   ├── _primary.vhd
│   │       │   │   ├── verilog.prw
│   │       │   │   └── verilog.psm
│   │       │   └── sram_test_vlg_tst
│   │       │       ├── _primary.dat
│   │       │       ├── _primary.dbs
│   │       │       ├── _primary.vhd
│   │       │       ├── verilog.prw
│   │       │       └── verilog.psm
│   │       ├── sram_test.sft
│   │       ├── sram_test.vo
│   │       ├── sram_test.vt
│   │       ├── sram_test_modelsim.xrf
│   │       ├── sram_test_run_msim_gate_verilog.do
│   │       ├── sram_test_run_msim_gate_verilog.do.bak
│   │       ├── sram_test_run_msim_rtl_verilog.do
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak1
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak10
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak11
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak2
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak3
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak4
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak5
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak6
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak7
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak8
│   │       ├── sram_test_run_msim_rtl_verilog.do.bak9
│   │       ├── sram_test_v.sdo
│   │       └── sram_test_v.sdo_typ.csd
│   ├── sram_test.asm.rpt
│   ├── sram_test.done
│   ├── sram_test.eda.rpt
│   ├── sram_test.fit.rpt
│   ├── sram_test.fit.summary
│   ├── sram_test.flow.rpt
│   ├── sram_test.jdi
│   ├── sram_test.map.rpt
│   ├── sram_test.map.summary
│   ├── sram_test.pin
│   ├── sram_test.pof
│   ├── sram_test.qpf
│   ├── sram_test.qsf
│   ├── sram_test.qws
│   ├── sram_test.sta.rpt
│   ├── sram_test.sta.summary
│   ├── sram_test.v
│   └── sram_test_nativelink_simulation.rpt
└── ex10vlg.zip

18 directories, 95 files