实例介绍
【实例简介】
AD9361中文资料，内容讲述了9361的使用，希望对射频开发者有用，
AD9361 规格 除非另有说明,电气特性在 VDD GPO=33V, VDD INTERFACE=18V,所有其他VDDx引脚=1.3V,T=25°C下测得。 表1 参数 符号最小值 典型值 最大值 件 测试条件/注释 接收器,一般 中心频率 70 6000 增益 最小值 最大值 74.5 800MH 73.0 2300 MHZ(RX1A, RX2A) 72.0 2300 MHz (RX1 B, RX1C RX2B, RX2C) 65.5 5500 MHZ( RX1A, RX2A) 增益步进 接收信号强度指示器 档位 dB 准确度 dB 接收器,800MHz 噪声系数 最大RX增益 三阶输入交调载点 IIP3 18 dBrn 最大RX增益 二阶输入交周载点 lP2 最大RX增益 本振(LO泄漏 122 dBm RX前端输入 正交 增益误差 0.2 % 相位误差 度 调制精度(EVM) 192MHz参考时钟 输入S 10 巛1至RX2隔离 R×1A至RX2A,RX1C至RX2C X1B至RX2B 55 RX2至RX1隔离 RX2A至RX1A,RX2C至RX1C RX2B至RX1B 接收器,2.4GHz 噪声系数 最大RX增益 三阶输入交调载点 lP3 14 dBm 最大RX增益 阶输入父调载点 lIP 2 d bm 最大RX增益 本振(LO泄漏 110 dBm 接收器前端输入 正交 增益误差 相位误差 0.2 度 调制精度(∈VM) 42 40MHz参考时钟 输入51 10 RX1至RX2隔离 RX1A至RXZA,RX1C至RX2C RX1B至RX2B RX2至RX1隔离 RX2A至RX1A,RX2C至RX1C RX2B至RX1B Rev. D Page 3 of 36 AD9361 参数 符号 最小值 典型值 最大值 件 测试条件注释 接收器:55GHz 噪声系数 NF 38 最大RX增益 三阶输入交调载点 lP3 d Bm 最大RX增益 二阶输入交调载点 lP2 dBm 最人RX增益 本振LO泄漏 dBmx前端输入 正交 增益误差 0.2 相位误差 度 调制精度(EVM) 40MHz参考时钟 针对RF频率 合成器内部加倍) 输入51 RX1A至RX2A隔离 RXA至RX1A隔离 5 dB 发射器一一般 中心频率 000 z 功率控制范围 dB 功率控制分辨率 0.25 发射器:800MHz 输出S2 最大输出功率 dBm1MH信号音509负载) 调制精度(EVM) 192MHz参考时钟 三阶输出交调载点 OIP3 dBm 载波泄漏 dBc 0dB衰减 40dB衰减 本底噪声 -157 dBm/Hz90MHz偏移 隔离 1至TX2 TX2至T×1 50 dB 发射器.24GHz 输出S dB 最大输出功率 7.5 dBm 1MHz信号音(50Ω负载) 调制精度(VM) dB 40MHZ参考时钟 三阶输出交调载点 OIP3 19 dbm 载波泄漏 0dB衰减 32 40dB衰减 本底噪声 156 dBm/H290MHz偏移 隔离 TX1至TX2 TX2至TX1 dB 发射器,5.5GHz 输出S 最大输出功率 6.5 dBm|7M信号音50负载) 调制精度(EvM) 36 40MHz参考时钟 (针对RF频率 合成器内部加倍) 三阶输出交调载点 OIP3 17 d Bm 载波泄漏 dBo 0dB衰减 40dB衰减 本底噪声 151 dBm/Hz90MHz偏移 隔离 TX1至TX2 TX2至TX1 50 Rev. d Page 4 of 36 AD9361 参数1 符号最小值 典型值 最大值 件 测试条件注释 TX监控器输人(X_MON1, 最大输入电平 dBm 动态范围 准确度 dB LO频率合成器 O频率阶跃 2.4 GHz. 40 MHz 参考时钟 积分相位噪声 800 MHZ rm100Hz至100MHz, 3072MHz参考时钟 (针对RF频率合成器 内部加倍) 24 GHz 0.37 rm 100Hz至100MHz, 40MHz参考时钟 5.5 GHz rms 100Hz至100MHz, 40MHz参考时钟 (针对R频率合成器 内部加倍) 参考时钟( REF CLK REF CLK要么为 XTALP XTALN引脚的输入 要么为直接连接 XTALN引脚的线路 输入 频率范围 50 品振输入 外部振荡器 信号电平 Vpp|交流耦合外部振荡器 辅助转换器 ADO 分辨度 位 输入电压 最小值 最大值 VDDAIP3 BB-005 DAO 分辨度 位 输出电压 最小值 最大值 VDD GPO-03 输出电流 mA 数字规格(MOS) 逻辑输入 输人电压 高 VDD INTERFACE XO.8 VDD INTERFACE 低 VDD INTERFACE×02V 输入电流 低 +10 逻辑输 输出电压 局 VDD INTERFACE XO. 8 低 VDD_INTERFACE X0.2V 数字规格(LVDS) 逻辑输入 输人电压范围 825 1575 对中的各差分输入 输入差分电压阈值 100 +100 接收机差分输入阻抗 100 Rev. D Page 5 of 36 AD9361 参数 符号 最小值 典型值 最大值 件 测试条件/注释 逻辑输出 输出电压 高低 375 1025 输出差分电压 150 Vvvv 可分75mV个阶跃编程 输出失调电压 1200 通用输出 输出电压 高低 VDD GPO×08 VDD GPO×0.2 输出电流 SP|时序 VDD INTERFACE= 1.8 V SPI CLK 周期 脉冲宽度 SPI ENB建立至第一 SPI CLK 上升沿 最后 SPI CLK下降沿至 0 SPI ENB保持 SPI DI 数字输入建立至SP⊥CLK ts 数据输入保持至 SPI CLK ns SPI CLK上升沿至输出数据延迟 4线模式 3线模式 ns 总线周转时间,读 BBP驱动最后地址位后 总线周转时间,读 0 tco(max) ns AD9361驱动最后数据 位后 数字数据时序(CMOS), VDD INTERFACE=1.8V DATA CLK时钟周期 16276 61.44 MHZ DATA CLK和 FB CLK脉冲宽度 t的45% tcp的556 TX数据 TX FRAME,P0_D和 建立至FB_CLK 保持至 FB CLK HIX 0 DATA CLK至数据总线输出延迟toax0 1.5 DATA_CLK至 RX FRAME延迟 1.0 脉冲宽度 使能 TXNRX FDD独立ENSM模式 TXNRX建立至 ENABLE t 0 ns TDD ENSM模式 总线周转时间 RX前 2×to TDD模式 RX后 2×tcp TDD模式 容性负载 3 容性输入 p Rev. d Page 6 of 36 AD9361 参数 符号最小值 典型值 最大值 件 测试条件注释 数字数据时序(CMOS) VDD INTERFACE=2.5V DATA CLK时钟周期 16.276 61.44 MHz DATA CLK和 FB CLK脉冲宽度 tcp的45% tc的55% TX数据 TX FRAME,POD和 P1 D 建立至FB_CLK 保持至 FB CLK DATA CLK至数据总线输出延迟tox0 DATA CLK至 RX FRAME延迟 tODDy 脉冲宽度 使能 IXNRX XNRXPW trp FDD独立ENSM模式 IXNRX建立至 ENABLE tTXNRXSU O IDD ENSM模式 总线周转时间 RX前 2×to TDD模式 tRusT 2×t TDD模式 容性负载 容性输入 数字数据时序LvDS) DATA_CLK时钟周期 4.069 245.76MHz DATA_CIK和FB_CK脉冲宽度 t的45 t的59 TX数据 IX HRAM和XD 建立至 FB CLK 保持至FB_CLK DATA CLK至数据总线输出延迟|tox025 DATA CLK至 RX FRAME延迟 0.25 脉冲宽度 使能 FDD独立ENSM模式 TXNRX建立至 ENABLE 0 TDD ENSM模式 总线周转时间 RX前 2 RX后 容性负载 容性输入 pl 电源特性 13V电源电压 1.267 1.33 VDD INTERFACE电源额定设置 2.5 LVDS 1.8 2.5 VDD INTERFACE容差 +5 % 容差适用于任何电压设置 VDD GPO电源标称设置 3.3 未用时,必须设为13V VDD GPO容差 5 % 容差适用于任何电压设置 电流消耗 VDDx,休眠模式 所有输入电流之和 VDD GPO 50 A 无负载 指参数中多功能引脚的单个功能时,只会列出引脚名称中与规格相关的部分。要了解多功能引脚的仝部引脚名称,请参见引脚配置和功能描述"部分。 Rev. D Page 7 of 36 AD9361 功耗一vDD_ INTERFACE 表2 VDD INTERFACE=12V 参数 最小值典型值最大值件 测试条件/注释 休眠模式 加电,器件禁用 1RX 1TX DDR LTE10 单端口 2.9 mA 3072MHz数据时钟,CMOS 双端∏ 2.7 mA 1536MHz数据时钟,CMOS LTE20 双端口 5.2 mA 3072MH数据时钟,CMOS 2RX, 2TX, DDR LTE 双端口 1.3 DA 768MHz数据时钟,CMOS LTE10 单端口 4.6 mA 6144MHz数据时钟,CMOS 双端口 5.0 mA 3072MHz数据时钟,CMOS LTE20 双端口 8.2 mA 6144MHz数据吋钟,CMOS GSM 双端口 0.2 1.08MHz数据时钟,CMOS WiMAX 8.75 双端口 3.3 20MHz数据时钟,CMOS WiMAX 10 单端口 TDD RX 0.5 mA 224MHz数据时钟,CMOS TDD TX 3.6 A 224MHz数据时钟,CMOS FDD 3.8 448MHz数据吋钟,CMOS WiMAX 20 双端口 FDD 6.7 mA 448MHz数据时钟,CMOS 表3vDD| NTERFACE=18V 参数 最小值典型值最大值件 测试条件/注释 休眠模式 加电,器件禁用 1RX 1X DDR LTE10 单端口 4.5 A 3072MHz数据时钟,CMOS 双端口 4.1 mA 1536MHz数据时钟,CMOS LTE20 双端口 8.0 mA30.72MHz数据时钟,CMoS 2RX.2TX DDR LTE 双端口 2.0 mA 768MHz数据时钟,CMOS LTET0 单端口 8.0 A 6144MHz数据时钟,CMOS 双端口 7.5 mA 3072MHz数据时钟,CMOS LTE20 双端口 140 mA 6144MHz数据时钟,CMOS GSM 双端口 0.3 A 1.08MHz数据时钟,CMOS WiMAX 8.75 双端口 5.0 MA 20MHz数据时钟,CMOS Rev. d Page 8 of 36 AD9361 参数 最小值典型值最大值件 测试条件/注释 WiMAX 10 单端口 I DD RX 07 mA 224MHz数据时钟,CMO TDD TX 5.6 mA 224MHz数据时钟,CMOS FDD 60 448MHz数据时钟,CMOS WIMAX 20 双端口 FDD 107 mA 448MHz数据时钟,CMOS P-P56 75mV差分输出 140 mA 240MHz数据时钟,LVDS 300m差分输出 350 A 240MHz数据时钟,LVDS 450mV差分输出 47 0 mA 240MH数据时钟,LVDS 表4 VDD INTERFACE=25V 参数 最小值典型值最大值件 测试条件/注释 休眠模式 150 A 加电,器件禁用 1RX, 1TX DDR LTE10 单端口 6.5 mA 3072MHz数据时钟,CMOS 双端口 6.0 A 1536MHz数据时钟,CMOS LTE20 双端口 115 nA 3012MHz数据时钟,CMOS 2RX, 2TX DDR LTE 双端口 30 mA 768MHz数据时钟,CMOs LTE10 单端口 115 mA 6144MHz数据时钟,CMOS 双端口 A 3072MHz数据时钟,CMOS LTE20 双端口 200 6144MHz数据时钟,CMOS GSM 双端口 0.5 A 1.08MHz数据时钟,CMO WiMAX 8.75 双端口 7.3 A 20MHz数据时钟,CMOS WIMAX 10 单端 TDD RX 224MHz数据时钟,CMOS TDDTX 8.0 mA 224MHz数据时钟,CMOS FDD 8.7 mA 448MHz数据时钟,CMOS WiMAX 20 双端口 FDD 153 A 448MHz数据时钟,CMOS P-P56 75mV差分输出 26.0 240MHz数据时钟,LVDS 300mV差分输出 450 mA 240MHz数据时钟,LVDS 450mV差分输出 mA 240MHz数据时钟,LVDS Rev. D Page 9 of 36 AD9361 功耗一—vDDD1P3_DG和vDDA(全部13V电源组合) 表5800MHz,TDD模式 参数 最小值典型值最大值件测试条件/注释 1 RX 5MHz带宽 180 nA 连续RX 10MHz带宽 210 A 迕续RX 20MHz带宽 260 MA 连续RX 2RX 5MHz带宽 265 MA 连续RX 10MHz带宽 315 A 连续RX 20MHz带宽 405 mA 连续RX 1TX 5MHz带宽 dBl 340 nA 连续TX -27dBm A 连续TX 10MHz带宽 7 dBm 360 A 连续TX 27 dBm 220 MA 连续TX 20MHz带宽 7 dBm 400 连续TX -27 dBm 250 mA 连续TX 5MHz带宽 7 dBm 550 连续TX 27 dB 260 连续TX 10MHz带宽 7 dBm A 连续TX 2 dBm 310 A 连续TX 20MHz带宽 7 dBm 660 nA 连续TX -27 dBm 370 mA 连续TX Rev. D Page 10 of36 【实例截图】
【核心代码】
AD9361中文资料，内容讲述了9361的使用，希望对射频开发者有用，
AD9361 规格 除非另有说明,电气特性在 VDD GPO=33V, VDD INTERFACE=18V,所有其他VDDx引脚=1.3V,T=25°C下测得。 表1 参数 符号最小值 典型值 最大值 件 测试条件/注释 接收器,一般 中心频率 70 6000 增益 最小值 最大值 74.5 800MH 73.0 2300 MHZ(RX1A, RX2A) 72.0 2300 MHz (RX1 B, RX1C RX2B, RX2C) 65.5 5500 MHZ( RX1A, RX2A) 增益步进 接收信号强度指示器 档位 dB 准确度 dB 接收器,800MHz 噪声系数 最大RX增益 三阶输入交调载点 IIP3 18 dBrn 最大RX增益 二阶输入交周载点 lP2 最大RX增益 本振(LO泄漏 122 dBm RX前端输入 正交 增益误差 0.2 % 相位误差 度 调制精度(EVM) 192MHz参考时钟 输入S 10 巛1至RX2隔离 R×1A至RX2A,RX1C至RX2C X1B至RX2B 55 RX2至RX1隔离 RX2A至RX1A,RX2C至RX1C RX2B至RX1B 接收器,2.4GHz 噪声系数 最大RX增益 三阶输入交调载点 lP3 14 dBm 最大RX增益 阶输入父调载点 lIP 2 d bm 最大RX增益 本振(LO泄漏 110 dBm 接收器前端输入 正交 增益误差 相位误差 0.2 度 调制精度(∈VM) 42 40MHz参考时钟 输入51 10 RX1至RX2隔离 RX1A至RXZA,RX1C至RX2C RX1B至RX2B RX2至RX1隔离 RX2A至RX1A,RX2C至RX1C RX2B至RX1B Rev. D Page 3 of 36 AD9361 参数 符号 最小值 典型值 最大值 件 测试条件注释 接收器:55GHz 噪声系数 NF 38 最大RX增益 三阶输入交调载点 lP3 d Bm 最大RX增益 二阶输入交调载点 lP2 dBm 最人RX增益 本振LO泄漏 dBmx前端输入 正交 增益误差 0.2 相位误差 度 调制精度(EVM) 40MHz参考时钟 针对RF频率 合成器内部加倍) 输入51 RX1A至RX2A隔离 RXA至RX1A隔离 5 dB 发射器一一般 中心频率 000 z 功率控制范围 dB 功率控制分辨率 0.25 发射器:800MHz 输出S2 最大输出功率 dBm1MH信号音509负载) 调制精度(EVM) 192MHz参考时钟 三阶输出交调载点 OIP3 dBm 载波泄漏 dBc 0dB衰减 40dB衰减 本底噪声 -157 dBm/Hz90MHz偏移 隔离 1至TX2 TX2至T×1 50 dB 发射器.24GHz 输出S dB 最大输出功率 7.5 dBm 1MHz信号音(50Ω负载) 调制精度(VM) dB 40MHZ参考时钟 三阶输出交调载点 OIP3 19 dbm 载波泄漏 0dB衰减 32 40dB衰减 本底噪声 156 dBm/H290MHz偏移 隔离 TX1至TX2 TX2至TX1 dB 发射器,5.5GHz 输出S 最大输出功率 6.5 dBm|7M信号音50负载) 调制精度(EvM) 36 40MHz参考时钟 (针对RF频率 合成器内部加倍) 三阶输出交调载点 OIP3 17 d Bm 载波泄漏 dBo 0dB衰减 40dB衰减 本底噪声 151 dBm/Hz90MHz偏移 隔离 TX1至TX2 TX2至TX1 50 Rev. d Page 4 of 36 AD9361 参数1 符号最小值 典型值 最大值 件 测试条件注释 TX监控器输人(X_MON1, 最大输入电平 dBm 动态范围 准确度 dB LO频率合成器 O频率阶跃 2.4 GHz. 40 MHz 参考时钟 积分相位噪声 800 MHZ rm100Hz至100MHz, 3072MHz参考时钟 (针对RF频率合成器 内部加倍) 24 GHz 0.37 rm 100Hz至100MHz, 40MHz参考时钟 5.5 GHz rms 100Hz至100MHz, 40MHz参考时钟 (针对R频率合成器 内部加倍) 参考时钟( REF CLK REF CLK要么为 XTALP XTALN引脚的输入 要么为直接连接 XTALN引脚的线路 输入 频率范围 50 品振输入 外部振荡器 信号电平 Vpp|交流耦合外部振荡器 辅助转换器 ADO 分辨度 位 输入电压 最小值 最大值 VDDAIP3 BB-005 DAO 分辨度 位 输出电压 最小值 最大值 VDD GPO-03 输出电流 mA 数字规格(MOS) 逻辑输入 输人电压 高 VDD INTERFACE XO.8 VDD INTERFACE 低 VDD INTERFACE×02V 输入电流 低 +10 逻辑输 输出电压 局 VDD INTERFACE XO. 8 低 VDD_INTERFACE X0.2V 数字规格(LVDS) 逻辑输入 输人电压范围 825 1575 对中的各差分输入 输入差分电压阈值 100 +100 接收机差分输入阻抗 100 Rev. D Page 5 of 36 AD9361 参数 符号 最小值 典型值 最大值 件 测试条件/注释 逻辑输出 输出电压 高低 375 1025 输出差分电压 150 Vvvv 可分75mV个阶跃编程 输出失调电压 1200 通用输出 输出电压 高低 VDD GPO×08 VDD GPO×0.2 输出电流 SP|时序 VDD INTERFACE= 1.8 V SPI CLK 周期 脉冲宽度 SPI ENB建立至第一 SPI CLK 上升沿 最后 SPI CLK下降沿至 0 SPI ENB保持 SPI DI 数字输入建立至SP⊥CLK ts 数据输入保持至 SPI CLK ns SPI CLK上升沿至输出数据延迟 4线模式 3线模式 ns 总线周转时间,读 BBP驱动最后地址位后 总线周转时间,读 0 tco(max) ns AD9361驱动最后数据 位后 数字数据时序(CMOS), VDD INTERFACE=1.8V DATA CLK时钟周期 16276 61.44 MHZ DATA CLK和 FB CLK脉冲宽度 t的45% tcp的556 TX数据 TX FRAME,P0_D和 建立至FB_CLK 保持至 FB CLK HIX 0 DATA CLK至数据总线输出延迟toax0 1.5 DATA_CLK至 RX FRAME延迟 1.0 脉冲宽度 使能 TXNRX FDD独立ENSM模式 TXNRX建立至 ENABLE t 0 ns TDD ENSM模式 总线周转时间 RX前 2×to TDD模式 RX后 2×tcp TDD模式 容性负载 3 容性输入 p Rev. d Page 6 of 36 AD9361 参数 符号最小值 典型值 最大值 件 测试条件注释 数字数据时序(CMOS) VDD INTERFACE=2.5V DATA CLK时钟周期 16.276 61.44 MHz DATA CLK和 FB CLK脉冲宽度 tcp的45% tc的55% TX数据 TX FRAME,POD和 P1 D 建立至FB_CLK 保持至 FB CLK DATA CLK至数据总线输出延迟tox0 DATA CLK至 RX FRAME延迟 tODDy 脉冲宽度 使能 IXNRX XNRXPW trp FDD独立ENSM模式 IXNRX建立至 ENABLE tTXNRXSU O IDD ENSM模式 总线周转时间 RX前 2×to TDD模式 tRusT 2×t TDD模式 容性负载 容性输入 数字数据时序LvDS) DATA_CLK时钟周期 4.069 245.76MHz DATA_CIK和FB_CK脉冲宽度 t的45 t的59 TX数据 IX HRAM和XD 建立至 FB CLK 保持至FB_CLK DATA CLK至数据总线输出延迟|tox025 DATA CLK至 RX FRAME延迟 0.25 脉冲宽度 使能 FDD独立ENSM模式 TXNRX建立至 ENABLE 0 TDD ENSM模式 总线周转时间 RX前 2 RX后 容性负载 容性输入 pl 电源特性 13V电源电压 1.267 1.33 VDD INTERFACE电源额定设置 2.5 LVDS 1.8 2.5 VDD INTERFACE容差 +5 % 容差适用于任何电压设置 VDD GPO电源标称设置 3.3 未用时,必须设为13V VDD GPO容差 5 % 容差适用于任何电压设置 电流消耗 VDDx,休眠模式 所有输入电流之和 VDD GPO 50 A 无负载 指参数中多功能引脚的单个功能时,只会列出引脚名称中与规格相关的部分。要了解多功能引脚的仝部引脚名称,请参见引脚配置和功能描述"部分。 Rev. D Page 7 of 36 AD9361 功耗一vDD_ INTERFACE 表2 VDD INTERFACE=12V 参数 最小值典型值最大值件 测试条件/注释 休眠模式 加电,器件禁用 1RX 1TX DDR LTE10 单端口 2.9 mA 3072MHz数据时钟,CMOS 双端∏ 2.7 mA 1536MHz数据时钟,CMOS LTE20 双端口 5.2 mA 3072MH数据时钟,CMOS 2RX, 2TX, DDR LTE 双端口 1.3 DA 768MHz数据时钟,CMOS LTE10 单端口 4.6 mA 6144MHz数据时钟,CMOS 双端口 5.0 mA 3072MHz数据时钟,CMOS LTE20 双端口 8.2 mA 6144MHz数据吋钟,CMOS GSM 双端口 0.2 1.08MHz数据时钟,CMOS WiMAX 8.75 双端口 3.3 20MHz数据时钟,CMOS WiMAX 10 单端口 TDD RX 0.5 mA 224MHz数据时钟,CMOS TDD TX 3.6 A 224MHz数据时钟,CMOS FDD 3.8 448MHz数据吋钟,CMOS WiMAX 20 双端口 FDD 6.7 mA 448MHz数据时钟,CMOS 表3vDD| NTERFACE=18V 参数 最小值典型值最大值件 测试条件/注释 休眠模式 加电,器件禁用 1RX 1X DDR LTE10 单端口 4.5 A 3072MHz数据时钟,CMOS 双端口 4.1 mA 1536MHz数据时钟,CMOS LTE20 双端口 8.0 mA30.72MHz数据时钟,CMoS 2RX.2TX DDR LTE 双端口 2.0 mA 768MHz数据时钟,CMOS LTET0 单端口 8.0 A 6144MHz数据时钟,CMOS 双端口 7.5 mA 3072MHz数据时钟,CMOS LTE20 双端口 140 mA 6144MHz数据时钟,CMOS GSM 双端口 0.3 A 1.08MHz数据时钟,CMOS WiMAX 8.75 双端口 5.0 MA 20MHz数据时钟,CMOS Rev. d Page 8 of 36 AD9361 参数 最小值典型值最大值件 测试条件/注释 WiMAX 10 单端口 I DD RX 07 mA 224MHz数据时钟,CMO TDD TX 5.6 mA 224MHz数据时钟,CMOS FDD 60 448MHz数据时钟,CMOS WIMAX 20 双端口 FDD 107 mA 448MHz数据时钟,CMOS P-P56 75mV差分输出 140 mA 240MHz数据时钟,LVDS 300m差分输出 350 A 240MHz数据时钟,LVDS 450mV差分输出 47 0 mA 240MH数据时钟,LVDS 表4 VDD INTERFACE=25V 参数 最小值典型值最大值件 测试条件/注释 休眠模式 150 A 加电,器件禁用 1RX, 1TX DDR LTE10 单端口 6.5 mA 3072MHz数据时钟,CMOS 双端口 6.0 A 1536MHz数据时钟,CMOS LTE20 双端口 115 nA 3012MHz数据时钟,CMOS 2RX, 2TX DDR LTE 双端口 30 mA 768MHz数据时钟,CMOs LTE10 单端口 115 mA 6144MHz数据时钟,CMOS 双端口 A 3072MHz数据时钟,CMOS LTE20 双端口 200 6144MHz数据时钟,CMOS GSM 双端口 0.5 A 1.08MHz数据时钟,CMO WiMAX 8.75 双端口 7.3 A 20MHz数据时钟,CMOS WIMAX 10 单端 TDD RX 224MHz数据时钟,CMOS TDDTX 8.0 mA 224MHz数据时钟,CMOS FDD 8.7 mA 448MHz数据时钟,CMOS WiMAX 20 双端口 FDD 153 A 448MHz数据时钟,CMOS P-P56 75mV差分输出 26.0 240MHz数据时钟,LVDS 300mV差分输出 450 mA 240MHz数据时钟,LVDS 450mV差分输出 mA 240MHz数据时钟,LVDS Rev. D Page 9 of 36 AD9361 功耗一—vDDD1P3_DG和vDDA(全部13V电源组合) 表5800MHz,TDD模式 参数 最小值典型值最大值件测试条件/注释 1 RX 5MHz带宽 180 nA 连续RX 10MHz带宽 210 A 迕续RX 20MHz带宽 260 MA 连续RX 2RX 5MHz带宽 265 MA 连续RX 10MHz带宽 315 A 连续RX 20MHz带宽 405 mA 连续RX 1TX 5MHz带宽 dBl 340 nA 连续TX -27dBm A 连续TX 10MHz带宽 7 dBm 360 A 连续TX 27 dBm 220 MA 连续TX 20MHz带宽 7 dBm 400 连续TX -27 dBm 250 mA 连续TX 5MHz带宽 7 dBm 550 连续TX 27 dB 260 连续TX 10MHz带宽 7 dBm A 连续TX 2 dBm 310 A 连续TX 20MHz带宽 7 dBm 660 nA 连续TX -27 dBm 370 mA 连续TX Rev. D Page 10 of36 【实例截图】
【核心代码】
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论