夏宇闻-Verilog数字系统设计教程PPT和例题

【实例简介】
夏宇闻-Verilog数字系统设计教程PPT和例题
【实例截图】
【核心代码】
夏宇闻-Verilog数字系统设计教程PPT和例题
└── 夏宇闻-Verilog数字系统设计教程PPT和例题
├── PPT课件
│   ├── Verilog教程2004.ppt
│   ├── 教程范例2004.ppt
│   ├── 教程语法细节2004.ppt
│   └── 教程逻辑部分2004.ppt
├── PPT课件.rar
├── 例题源文件
│   ├── 上册例题
│   │   ├── ~$第18章例题.doc
│   │   ├── 关于上册例题的说明.doc
│   │   ├── 第10章例题.doc
│   │   ├── 第11章例题.doc
│   │   ├── 第12章例题.doc
│   │   ├── 第13章例题.doc
│   │   ├── 第14章例题.doc
│   │   ├── 第15章例题.doc
│   │   ├── 第16章例题
│   │   │   └── I2Cdesign
│   │   │   ├── addr.dat
│   │   │   ├── data.dat
│   │   │   ├── eeprom.v
│   │   │   ├── eeprom_wr.v
│   │   │   ├── signal.v
│   │   │   └── top.v
│   │   ├── 第16章例题.doc
│   │   ├── 第17章例题
│   │   │   └── RiscCpu
│   │   │   ├── accum.v
│   │   │   ├── addr_decode.v
│   │   │   ├── adr.v
│   │   │   ├── alu.v
│   │   │   ├── clk_gen.v
│   │   │   ├── counter.v
│   │   │   ├── cputop.v
│   │   │   ├── cpu.v
│   │   │   ├── datactl.v
│   │   │   ├── machinectl.v
│   │   │   ├── machine.v
│   │   │   ├── ram.v
│   │   │   ├── register.v
│   │   │   ├── rom.v
│   │   │   ├── test1.dat
│   │   │   ├── test1.pro
│   │   │   ├── test2.dat
│   │   │   ├── test2.pro
│   │   │   ├── test3.dat
│   │   │   └── test3.pro
│   │   ├── 第18章例题.doc
│   │   ├── 第2章例题.doc
│   │   ├── 第4章例题.doc
│   │   ├── 第5章例题.doc
│   │   ├── 第6章例题.doc
│   │   ├── 第7章例题.doc
│   │   ├── 第8章例题.doc
│   │   └── 第9章例题.doc
│   └── 下册例题
│   ├── 关于下册例题的说明.doc
│   ├── 练习10.doc
│   ├── 练习11.doc
│   ├── 练习12.doc
│   └── 练习1-9.doc
└── 例题源文件.rar

9 directories, 54 files