LNA,PA,VCO,Mixer cadence 仿真设计实例

【实例简介】
教你如何使用cadence仿真LNA（低噪声放大器）,PA（功率放大器）,VCO（压控振荡器）和Mixer（混频器），含整个设计实例工程文件
【实例截图】
【核心代码】
rfworkshop701
└── rfworkshop701
├── LNA_701.pdf
├── Mixer_701.pdf
├── PA_701.pdf
├── rfworkshop
│   ├── ade_wavescan.log
│   ├── cds.lib
│   ├── gpdk446.v10
│   │   ├── assuraVerification
│   │   │   ├── assuraDRC.rsf
│   │   │   ├── assuraDRC.rul
│   │   │   ├── assuraEXT.rul
│   │   │   ├── assuraLVS.dsf
│   │   │   ├── assuraLVS.rsf
│   │   │   ├── assuraLVS.rul
│   │   │   ├── cds.lib
│   │   │   └── README
│   │   ├── cds.lib
│   │   ├── display.drf
│   │   ├── gpdk446
│   │   │   ├── BIP.Cat
│   │   │   ├── BODYTIE.Cat
│   │   │   ├── CAP.Cat
│   │   │   ├── cdsinfo.tag
│   │   │   ├── DIO.Cat
│   │   │   ├── divaANT.rul
│   │   │   ├── divaDEN.rul
│   │   │   ├── divaDRC.rul
│   │   │   ├── divaEXT.rul
│   │   │   ├── divaLVS.rul
│   │   │   ├── gpdk446.TopCat
│   │   │   ├── gpdk446.TopCat%
│   │   │   ├── IND.Cat
│   │   │   ├── inductor
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── libInit.il
│   │   │   ├── M1_NIMP
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M1_NWELL
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M1_PIMP
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M1_POLY1
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M1_PSUB
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── m1_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M2_M1
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── m2_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M3_M2
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── m3_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M4_M3
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── m4_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M5_M4
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── m5_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── M6_M5
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── m6_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── mimcap
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── MOS.Cat
│   │   │   ├── ndio
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── nmos
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cd-
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── symbol.cd%
│   │   │   │   └── symbol.cdb
│   │   │   ├── nmos3
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   ├── symbol.cd%
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── symbol.cd%
│   │   │   │   └── symbol.cdb
│   │   │   ├── nmoscap
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── nmosTie
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   └── prop.xx
│   │   │   ├── nplusres
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── npn
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── nwell_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── parasitic.Cat
│   │   │   ├── pcapacitor
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── spectreS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   └── symbol.cdb
│   │   │   ├── pdio
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── pdiode
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── spectreS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   └── symbol.cdb
│   │   │   ├── pmos
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── symbol.cd%
│   │   │   │   └── symbol.cdb
│   │   │   ├── pmos3
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── symbol.cd%
│   │   │   │   └── symbol.cdb
│   │   │   ├── pmosTie
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   └── prop.xx
│   │   │   ├── pnp
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── poly1_T
│   │   │   │   └── symbolic
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── polyres
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── presistor
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── spectreS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   └── symbol.cdb
│   │   │   ├── prop.xx
│   │   │   ├── RES.Cat
│   │   │   ├── SYMBOLIC.Cat
│   │   │   ├── SYMBOLIC.Cat%
│   │   │   ├── techfile.cd%
│   │   │   ├── techfile.cds
│   │   │   ├── vpnp
│   │   │   │   ├── ATS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auCdl
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── auLvs
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── hspiceS
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   ├── ivpcell
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── spectre
│   │   │   │   │   ├── master.tag
│   │   │   │   │   ├── pc.db
│   │   │   │   │   └── symbol.cdb
│   │   │   │   └── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   └── vpnp13
│   │   │   └── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── gpdk446_lib_spec.pdf
│   │   ├── gpdkAssembly
│   │   │   ├── 0
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 1
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 2
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 2001
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 3
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 4
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 5
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 6
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 7
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 8
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── 9
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── A
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── B
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── C
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cd-
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── CD
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── cdsinfo.tag
│   │   │   ├── CDS_LOGO
│   │   │   │   └── layout
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── CHEVRON
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── D
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── E
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── F
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── G
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── gpdkAssembly.TopCat
│   │   │   ├── gpdkAssembly.TopCat%
│   │   │   ├── H
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── I
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── J
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── K
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── L
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── Letters.Cat
│   │   │   ├── M
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── Manufacture.Cat
│   │   │   ├── Manufacture.Cat%
│   │   │   ├── N
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── Numbers.Cat
│   │   │   ├── O
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── P
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── Q
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── R
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── S
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── SCRIBE
│   │   │   │   ├── layout
│   │   │   │   │   ├── layout.cd%
│   │   │   │   │   ├── layout.cdb
│   │   │   │   │   ├── master.tag
│   │   │   │   │   └── pc.db
│   │   │   │   └── prop.xx
│   │   │   ├── T
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── U
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── V
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── W
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── X
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── Y
│   │   │   │   └── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   └── Z
│   │   │   └── layout
│   │   │   ├── layout.cd%
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── libManager.log
│   │   ├── models
│   │   │   ├── bipolar.scs
│   │   │   ├── diode.scs
│   │   │   ├── gpdk.pcf
│   │   │   ├── gpdk.scs
│   │   │   ├── gpdk.scs.apt
│   │   │   ├── nmos1.scs
│   │   │   ├── pmos1.scs
│   │   │   └── resistor.scs
│   │   ├── neoconfig
│   │   │   ├── gpdk446_v2.NeoDefault
│   │   │   ├── gpdk446_v2.NeoDisplay
│   │   │   ├── gpdk446_v2.NeoMap
│   │   │   ├── gpdk446_v2.NeoTech
│   │   │   ├── gpdk446_v2_norails.NeoCellArch
│   │   │   ├── NeoCDSLayer.map
│   │   │   └── NeoCDSProp.map
│   │   ├── skill
│   │   │   ├── addWire.ile
│   │   │   ├── bjt.cbe
│   │   │   ├── cap.cbe
│   │   │   ├── cap_mos.cbe
│   │   │   ├── cap_mos.ile
│   │   │   ├── diode.cbe
│   │   │   ├── ind.cbe
│   │   │   ├── ind.ile
│   │   │   ├── inhTerm.ile
│   │   │   ├── mos.cbe
│   │   │   ├── mos.ile
│   │   │   ├── mosPcells.ile
│   │   │   ├── mosPcellUtil.ile
│   │   │   ├── res.cbe
│   │   │   ├── subtie.ile
│   │   │   ├── utility.ile
│   │   │   └── vpnp.cbe
│   │   ├── stream
│   │   │   ├── strminMap
│   │   │   └── strmoutMap
│   │   └── techfile
│   ├── ind.il
│   ├── model
│   │   ├── cdma_2ms_idata
│   │   ├── cdma_2ms_qdata
│   │   ├── rfModels.scs
│   │   └── rfModels.scs_bak
│   ├── models
│   │   ├── ATF26100b.s2p
│   │   ├── bmeModels.scs
│   │   ├── cdsinfo.tag
│   │   ├── fet300.s2p
│   │   ├── ind.scs
│   │   ├── mymodels2.scs
│   │   ├── npnStd.scs
│   │   ├── rfModels.scs
│   │   ├── spiral_inductor.scs
│   │   ├── sp_models.scs
│   │   ├── sptrModels.scs
│   │   └── strip.scs
│   ├── rfnmos3v.il
│   ├── RFworkshop
│   │   ├── adder
│   │   │   ├── ahdl
│   │   │   │   ├── ahdl.cdb
│   │   │   │   ├── ahdl.def
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   └── veriloga
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── veriloga.cdb
│   │   │   ├── veriloga.va
│   │   │   └── veriloga.va.ahdlcmi
│   │   │   ├── adder.c
│   │   │   ├── adder_inst_static.h
│   │   │   ├── ahdlcmidevicelist
│   │   │   ├── ahdlcmi.out
│   │   │   ├── GNUmakefile
│   │   │   ├── installdev.c
│   │   │   └── obj
│   │   │   ├── Linux2.4.21-9.ELsmp+gcc
│   │   │   │   └── optimize
│   │   │   │   ├── adder.o
│   │   │   │   ├── installdev.o
│   │   │   │   └── libahdlcmi.so
│   │   │   ├── Linux2.4.9-e.34enterprise+gcc
│   │   │   │   └── debug
│   │   │   │   ├── adder.o
│   │   │   │   ├── installdev.o
│   │   │   │   └── libahdlcmi.so
│   │   │   ├── Linux2.4.9-e.34smp+gcc
│   │   │   │   └── debug
│   │   │   │   ├── adder.o
│   │   │   │   ├── installdev.o
│   │   │   │   └── libahdlcmi.so
│   │   │   └── SunOS5.8+gcc
│   │   │   └── optimize
│   │   │   └── installdev.o
│   │   ├── ade_wavescan.log
│   │   ├── balun_id_DPNC
│   │   │   ├── prop.xx
│   │   │   ├── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── symbol.cd%
│   │   │   │   └── symbol.cdb
│   │   │   └── veriloga
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── veriloga.cdb
│   │   │   ├── veriloga.va
│   │   │   └── veriloga.va.ahdlcmi
│   │   │   ├── ahdlcmidevicelist
│   │   │   ├── ahdlcmi.out
│   │   │   ├── balun_ideal.c
│   │   │   ├── balun_ideal_inst_static.h
│   │   │   ├── GNUmakefile
│   │   │   ├── installdev.c
│   │   │   └── obj
│   │   │   ├── Linux2.4.21-9.ELsmp+gcc
│   │   │   │   └── optimize
│   │   │   │   ├── balun_ideal.o
│   │   │   │   ├── installdev.o
│   │   │   │   └── libahdlcmi.so
│   │   │   ├── Linux2.4.9-e.34enterprise+gcc
│   │   │   │   └── debug
│   │   │   │   ├── balun_ideal.o
│   │   │   │   ├── installdev.o
│   │   │   │   └── libahdlcmi.so
│   │   │   ├── Linux2.4.9-e.34smp+gcc
│   │   │   │   └── debug
│   │   │   │   ├── balun_ideal.o
│   │   │   │   ├── installdev.o
│   │   │   │   └── libahdlcmi.so
│   │   │   └── unknown
│   │   │   └── optimize
│   │   │   ├── balun_ideal.o
│   │   │   ├── installdev.o
│   │   │   └── libahdlcmi.so
│   │   ├── cdsinfo.tag
│   │   ├── Diff_LNA
│   │   │   ├── prop.xx
│   │   │   ├── schematic
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── sch.cd%
│   │   │   │   └── sch.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── symbol.cd%
│   │   │   └── symbol.cdb
│   │   ├── Diff_LNA_test
│   │   │   ├── Lab1_sp
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab2_Pnoise
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab3_P1dB
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab4_IP3_PSSPAC_shooting
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab5_IP3_QPSS_FB
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab5_IP3_QPSS_shooting
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab6_RapidIP3_PSSPAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab7_RapidIP3_AC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab8_DistortionSummary_AC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   ├── sch.cd-
│   │   │   ├── sch.cdb
│   │   │   └── sch.cdb.cdslck
│   │   ├── EF_example_envlp
│   │   │   ├── Lab6_ENVLP_FB
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab6_ENVLP_shooting
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   ├── sch.cd-
│   │   │   └── sch.cdb
│   │   ├── EF_example_loadpull
│   │   │   ├── Lab5_LoadPull_PSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   └── sch.cdb
│   │   ├── EF_example_LSSP
│   │   │   ├── Lab4_LSSP_sweepFreq
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab4_LSSP_sweepPower
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   └── sch.cdb
│   │   ├── EF_example_simple
│   │   │   ├── Lab1_Power_PSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab2_IP3_PSSPAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab3_Stability_PSP
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   ├── sch.cd-
│   │   │   └── sch.cdb
│   │   ├── EF_PA_istg
│   │   │   ├── o#2eschematic
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── sch.cdb
│   │   │   ├── prop.xx
│   │   │   ├── schematic
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── sch.cd%
│   │   │   │   └── sch.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── symbol.cd%
│   │   │   └── symbol.cdb
│   │   ├── EF_PA_ostg
│   │   │   ├── prop.xx
│   │   │   ├── schematic
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── sch.cd%
│   │   │   │   └── sch.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── symbol.cd%
│   │   │   └── symbol.cdb
│   │   ├── freqpull
│   │   │   ├── Lab5_Frequency_Pulling_PSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   └── sch.cdb
│   │   ├── ind
│   │   │   ├── auCdl
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── auLvs
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── hspiceS
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   ├── ivpcell
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── spectre
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── symbol.cd%
│   │   │   └── symbol.cdb
│   │   ├── libManager.log
│   │   ├── mixer
│   │   │   ├── extracted
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── layout
│   │   │   │   ├── layout.cd%
│   │   │   │   ├── layout.cd-
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── layout#2eplc
│   │   │   │   ├── layout.cdb
│   │   │   │   └── master.tag
│   │   │   ├── placed
│   │   │   │   ├── layout.cdb
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── schematic
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── sch.cd%
│   │   │   │   ├── sch.cd-
│   │   │   │   └── sch.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── symbol.cd%
│   │   │   └── symbol.cdb
│   │   ├── mixer_testbench
│   │   │   ├── Lab10_IP3_QPSS_FB
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── cosimOptions.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   ├── turboOptions.state
│   │   │   │   ├── variables.state
│   │   │   │   └── waveformSetup_ws.state
│   │   │   ├── Lab10_IP3_QPSS_shooting
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab11_Rapid_IP3_PAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab12_CompDisorSmry_PAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab13_Rapid_IP2_PAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab14_IM2DistorSmry
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab1_VCGvsLO_PSSPAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab2_VCGvsRF_PSSPAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab3_VCGvsRF_PSSPXF
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab4_PCG_QPSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab5_SParameter_PSSPSP
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab6_PNOISE
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab7_Isolation_PSSPAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab8_Blocker_QPSSQPACQPnoise
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab9_IP3_QPSSQPAC
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   ├── sch.cd-
│   │   │   └── sch.cdb
│   │   ├── multiplier
│   │   │   ├── ahdl
│   │   │   │   ├── ahdl.cdb
│   │   │   │   ├── ahdl.def
│   │   │   │   ├── master.tag
│   │   │   │   └── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── symbol
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   └── veriloga
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── veriloga.cdb
│   │   │   ├── veriloga.va
│   │   │   └── veriloga.va.ahdlcmi
│   │   │   ├── ahdlcmidevicelist
│   │   │   ├── ahdlcmi.out
│   │   │   ├── GNUmakefile
│   │   │   ├── installdev.c
│   │   │   ├── multiplier.c
│   │   │   ├── multiplier_inst_static.h
│   │   │   └── obj
│   │   │   ├── Linux2.4.21-9.ELsmp+gcc
│   │   │   │   └── optimize
│   │   │   │   ├── installdev.o
│   │   │   │   ├── libahdlcmi.so
│   │   │   │   └── multiplier.o
│   │   │   ├── Linux2.4.9-e.34enterprise+gcc
│   │   │   │   └── debug
│   │   │   │   ├── installdev.o
│   │   │   │   ├── libahdlcmi.so
│   │   │   │   └── multiplier.o
│   │   │   ├── Linux2.4.9-e.34smp+gcc
│   │   │   │   └── debug
│   │   │   │   ├── installdev.o
│   │   │   │   ├── libahdlcmi.so
│   │   │   │   └── multiplier.o
│   │   │   └── SunOS5.8+gcc
│   │   │   └── optimize
│   │   │   └── installdev.o
│   │   ├── oscHartley
│   │   │   ├── Lab1_Pnoise_FB
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab1_Pnoise_shooting
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab2_Frequency_Pushing_PSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab3_Sensitivity_Linearity_PSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── Lab4_Power_Dissipation_PSS
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   ├── prop.xx
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   ├── sch.cd-
│   │   │   └── sch.cdb
│   │   ├── oscHartley_pstb
│   │   │   ├── Lab6_stability_PSTB
│   │   │   │   ├── ADE_state.info
│   │   │   │   ├── analyses.state
│   │   │   │   ├── convergence.state
│   │   │   │   ├── environmentOptions.state
│   │   │   │   ├── graphicalStimuli.state
│   │   │   │   ├── master.tag
│   │   │   │   ├── modelSetup.state
│   │   │   │   ├── outputs.state
│   │   │   │   ├── rfstim.state
│   │   │   │   ├── simulationFiles.state
│   │   │   │   ├── simulatorOptions.state
│   │   │   │   ├── spList.state
│   │   │   │   └── variables.state
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   └── sch.cdb
│   │   ├── PA
│   │   │   └── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   ├── sch.cd%
│   │   │   └── sch.cdb
│   │   ├── portAdapter
│   │   │   ├── prop.xx
│   │   │   ├── schematic
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   ├── prop.xx
│   │   │   │   ├── sch.cd%
│   │   │   │   └── sch.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── symbol.cd%
│   │   │   └── symbol.cdb
│   │   ├── prop.xx
│   │   ├── rfnmos3v
│   │   │   ├── prop.xx
│   │   │   ├── spectre
│   │   │   │   ├── master.tag
│   │   │   │   ├── pc.db
│   │   │   │   └── symbol.cdb
│   │   │   └── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── rnplus
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceS
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── RFworkshop.il
│   ├── rnplus.il
│   └── SpectreModels
│   ├── bipolar.scs
│   ├── capacitor.scs
│   ├── circularSpiralModel.scs
│   ├── cmodel.scs
│   ├── diode.scs
│   ├── gpdk_models.scs
│   ├── gpdk.pcf
│   ├── gpdk.scs
│   ├── gpdk.scs.apt
│   ├── main_RF2.scs
│   ├── mos25gen.scs
│   ├── nmos1.scs
│   ├── pmos1.scs
│   ├── resistor1.scs
│   ├── resistor.scs
│   ├── RFmodels.scs
│   ├── rfmos1.scs
│   ├── snacapacitor.scs
│   ├── xjvar_nf36.scs
│   └── xjvar_w40.scs
└── VCO_701.pdf

425 directories, 1595 files