实例介绍
【实例简介】
本文具体讲述了使用ADS进行射频功率放大器设计时所遇到的各种问题，软件使用等问题，是实际设计中的指南
22 19 16 13 7 0.0C51.01.52.025303.5404.550 freq, GHz 图4稳定性仿真结果 1mhF=(训M11(1H1|人 G=M21 =2.35V PaitNumaer-GRM21BR7U 106KE76 rar Nunn.afr=CRM. 1335C1H2R70Z31 ste 10C CUR'TEG B 1063823 匚B|ock PSL MRF7S380'CF LCV2 R02 MCCEL CE_Block ea s PARAMETERS B-ctciimle TECH INCLL DE 三 tabAc i 3-cbcircle 1 step= 1D MHz Hpl Display emplate L5tsclck 图5加入稳定元件后的稳定电路原理图 仿真结果如图6所示。从图6可见,稳定系数在整个频段内都大于1。加入 了稳定电路后,整个系统的增益有所降低。 freq-320GHz m2 StabFact1=1.205 eq=3.400GHZ freq 3.500GHZ Min StabFact1=1.751 StabFact1=6.520 49996 4552 m4 MaKGain 1=20.8755 1000 freq GHz dep(L Stab Circlet)(0.000 to 51.000 图6稳定性仿真结果 般情况下,稳定性与偏置电路的设计是结合在一起的。因为供电端和射 频信号是连接在一起的,所以在进行匹配设计时也需要考虑偏置电路特性。24 传输线是匹配电路的一部分,在匹配设计中要注意这一点。实际上,射频扼流作 用的微带线长度并非一定要为414,而是小于2/4,所以图5中的栅极电长度 并非为90度。 在选择射频耦合电容时,要求电容的谐振点要高于所应用频率范围最高值 本设计中,最高频率为35GHz,所以选择村田的2.7PF,0603封装的射频电容。 Loadpull f载牵引 负载阻抗决定了功放电路的最大输出功率和效率。 在设计功率放大器时,为了得到最大的功率输出,采用功率匹配。通过 Load-P山l仿真得到最大功率点的最优负载阻抗值,然后进行输出匹配电路的设计, 如图7所 需要注意的是,要保证功放输出功率达到最大,需将输入功率设定为合理的 值,此设计中设置为25dBm。 te conte of thce rc e-t tMurbereRME135C H105e-01 POFT NJ飞101RE61 比tU 图 的 FART NIN=Fn- ?R1F.?1 Ftm Set Lc H=/Ec mT 图7Load-P山仿真 从图8可以得到功率最大的阻抗点和效率最大的阻抗点。为了得到最大的输 出功率,选择功率最大的负载阻抗值z=24.755+j*10.6719作为输出阻抗来进行 输出匹配电路的设计。 System 50.000 Reference Impedance PAE (thick)and Delivered Set Delivered Power Power(thin) Contours contour step size (dB) and pae contour step size(%), and number of contour lines step=0.1 e Eqn PAE_step=2 Eqn Num PAE_lines=20 EgnNumPdel_lines=20 Maximum Maximum Power-Added Power Efficiency, Delivered d Bm 45.31 41.43 indep(PAE contours p)(0.000 to 98.000) indep(Pdel contours_ p)(0.000 to 81.000) indep(m 1)=1 indep(m 2 ) =5 PAE contours_p=0.315/147.215 leve=45. 208710, number=1 Pdel_contours_p=0.363/148.96 level=41.418454. num ber= 1 impedance= 27. 624+i10.480 mpedance 24.755 +j10671 图8 Load-P础仿真结果 四、输出匹配电路设计 在输出匹配电路设计中,将Load-pull仿真得到的最佳负载阻抗值的共轭匹 配到50Ω。本设计采用宽窄交替的微带线结构实现阻抗匹配,如图9所示。此 匹配设计为低通结构,可从网络的频率响应曲线看出匹配的结果。同时,对于宽 频范围的设计,要使其Q值较低 20 图9输出匹配电路的 ADS smith设计 Eub 图10实际微带线设计的输出匹配网路 fred=3. 450GHz S(1.1)=0.01496714 49818-j1.378 freq=3,400GH reg=3, 500GH dB((1,1)=-326 B((1,1)=33333 30003.13.2223.33334443.55536673.77838894000 freq (3.000GHz to 4.00GHz 图11输出匹配电路仿真结果S11 图11所示为优化后的S11参数,设计频段的S11都小于30dBm,符合要求。 在匹配电路的设计时,要明白负载阻抗参考面位置,在匹配过程中要保证焊 接面积大于栅漏极尺寸。同时,要搞清楚Lolpⅷ和 sourcepul仿真得到的最佳 负载阻抗和源阻抗的参考点在哪里。不同宽度之间连接吋,放入过渡黴带结 五、输入端源牵引 源阻抗决定了功放电路的输入回波损耗 将设计好的输出匹配电路敚入 Source-p山仿真屮,如图12所示。得到输入 端的最佳源阻抗值,如图13所示 PAT t.Lt HCR).ror 甘: croft卜R Er unber URvelHH'L aTH moaFlsT HL HIUs I 纵C21:28:0m,,比 m酯出 IPLll ens5_m [=厘 图12 Suorce-pu|仿真 System 50000 Reference Impedance PAE (thick )and delivered Set Delivered Power Power(thin) Contours contour step size(dB d PAe contour st size %), and number of contour lines qn Pdel_step=0.1 Eqn PAE_step= Ean Num PAE_lin ① Eqn NumPdel_lines=20 Maximum Maximum Power Power-Added Efficien cy, Delivered dBm 40.90 41.02 ndep(PAE contours p)(0.000 to 68000) indep(Pdel contours p)(0.000 to 70.000) indep(m1)=6 PAE contours p=0.316/-60814 indep(m 2)=6 level=40.795108, number=1 Pdel_contoursp=0. 316/-60357 level=41. 006153 number= 1 impedance =56. 845-j34898 im pedance 57. 172-i34853 图13 Source-pu仿真结果 从源牵引仿真结果图13可以得到最佳的源阻抗值为zs=57172-j*34853。要 注意到这个源阻抗为图12屮输入端电容和电容并联组成的稳定网络向左看厶的 阻抗,在输入匹配电路设计屮不需要再加入栅极偏置电路了 六、输入匹配电路设计 原理和设计方法与输出匹配电路设计相同,此处不再赘述。 30作410 Dida seated canoe 科xc 图14输入匹配电路的 ADS smith设计 引=sLu Fat 1385C12R7031 1,2LI nm W/=L5 mm ChIr Eul bshS 11 SJbsl-'tdSubt “1订2-(7172345) 点时 m1刁 Enabecockoitye Lin::Mox[ 图15实际微带线设计的输入匹配网路 3450H2 (1,1=0.003 impedaNce=50.286-j0 152 m2 req=3.400G freq=3. 500GHz B(S(111=-2990d(S(11=3063 5 1353463.17348343 freq, Gr freq (3. 400GHz to 3. 500GHz) 图16输入匹配电路的仿真结果 七、S参数仿真 将优化后的输入匹配电路和输出匹配电路联合起来进行S参数仿真 R印 'an NIben段 arRMI95-12F3 LR定户冰 图17S参数的联合仿真 【实例截图】
【核心代码】
本文具体讲述了使用ADS进行射频功率放大器设计时所遇到的各种问题，软件使用等问题，是实际设计中的指南
22 19 16 13 7 0.0C51.01.52.025303.5404.550 freq, GHz 图4稳定性仿真结果 1mhF=(训M11(1H1|人 G=M21 =2.35V PaitNumaer-GRM21BR7U 106KE76 rar Nunn.afr=CRM. 1335C1H2R70Z31 ste 10C CUR'TEG B 1063823 匚B|ock PSL MRF7S380'CF LCV2 R02 MCCEL CE_Block ea s PARAMETERS B-ctciimle TECH INCLL DE 三 tabAc i 3-cbcircle 1 step= 1D MHz Hpl Display emplate L5tsclck 图5加入稳定元件后的稳定电路原理图 仿真结果如图6所示。从图6可见,稳定系数在整个频段内都大于1。加入 了稳定电路后,整个系统的增益有所降低。 freq-320GHz m2 StabFact1=1.205 eq=3.400GHZ freq 3.500GHZ Min StabFact1=1.751 StabFact1=6.520 49996 4552 m4 MaKGain 1=20.8755 1000 freq GHz dep(L Stab Circlet)(0.000 to 51.000 图6稳定性仿真结果 般情况下,稳定性与偏置电路的设计是结合在一起的。因为供电端和射 频信号是连接在一起的,所以在进行匹配设计时也需要考虑偏置电路特性。24 传输线是匹配电路的一部分,在匹配设计中要注意这一点。实际上,射频扼流作 用的微带线长度并非一定要为414,而是小于2/4,所以图5中的栅极电长度 并非为90度。 在选择射频耦合电容时,要求电容的谐振点要高于所应用频率范围最高值 本设计中,最高频率为35GHz,所以选择村田的2.7PF,0603封装的射频电容。 Loadpull f载牵引 负载阻抗决定了功放电路的最大输出功率和效率。 在设计功率放大器时,为了得到最大的功率输出,采用功率匹配。通过 Load-P山l仿真得到最大功率点的最优负载阻抗值,然后进行输出匹配电路的设计, 如图7所 需要注意的是,要保证功放输出功率达到最大,需将输入功率设定为合理的 值,此设计中设置为25dBm。 te conte of thce rc e-t tMurbereRME135C H105e-01 POFT NJ飞101RE61 比tU 图 的 FART NIN=Fn- ?R1F.?1 Ftm Set Lc H=/Ec mT 图7Load-P山仿真 从图8可以得到功率最大的阻抗点和效率最大的阻抗点。为了得到最大的输 出功率,选择功率最大的负载阻抗值z=24.755+j*10.6719作为输出阻抗来进行 输出匹配电路的设计。 System 50.000 Reference Impedance PAE (thick)and Delivered Set Delivered Power Power(thin) Contours contour step size (dB) and pae contour step size(%), and number of contour lines step=0.1 e Eqn PAE_step=2 Eqn Num PAE_lines=20 EgnNumPdel_lines=20 Maximum Maximum Power-Added Power Efficiency, Delivered d Bm 45.31 41.43 indep(PAE contours p)(0.000 to 98.000) indep(Pdel contours_ p)(0.000 to 81.000) indep(m 1)=1 indep(m 2 ) =5 PAE contours_p=0.315/147.215 leve=45. 208710, number=1 Pdel_contours_p=0.363/148.96 level=41.418454. num ber= 1 impedance= 27. 624+i10.480 mpedance 24.755 +j10671 图8 Load-P础仿真结果 四、输出匹配电路设计 在输出匹配电路设计中,将Load-pull仿真得到的最佳负载阻抗值的共轭匹 配到50Ω。本设计采用宽窄交替的微带线结构实现阻抗匹配,如图9所示。此 匹配设计为低通结构,可从网络的频率响应曲线看出匹配的结果。同时,对于宽 频范围的设计,要使其Q值较低 20 图9输出匹配电路的 ADS smith设计 Eub 图10实际微带线设计的输出匹配网路 fred=3. 450GHz S(1.1)=0.01496714 49818-j1.378 freq=3,400GH reg=3, 500GH dB((1,1)=-326 B((1,1)=33333 30003.13.2223.33334443.55536673.77838894000 freq (3.000GHz to 4.00GHz 图11输出匹配电路仿真结果S11 图11所示为优化后的S11参数,设计频段的S11都小于30dBm,符合要求。 在匹配电路的设计时,要明白负载阻抗参考面位置,在匹配过程中要保证焊 接面积大于栅漏极尺寸。同时,要搞清楚Lolpⅷ和 sourcepul仿真得到的最佳 负载阻抗和源阻抗的参考点在哪里。不同宽度之间连接吋,放入过渡黴带结 五、输入端源牵引 源阻抗决定了功放电路的输入回波损耗 将设计好的输出匹配电路敚入 Source-p山仿真屮,如图12所示。得到输入 端的最佳源阻抗值,如图13所示 PAT t.Lt HCR).ror 甘: croft卜R Er unber URvelHH'L aTH moaFlsT HL HIUs I 纵C21:28:0m,,比 m酯出 IPLll ens5_m [=厘 图12 Suorce-pu|仿真 System 50000 Reference Impedance PAE (thick )and delivered Set Delivered Power Power(thin) Contours contour step size(dB d PAe contour st size %), and number of contour lines qn Pdel_step=0.1 Eqn PAE_step= Ean Num PAE_lin ① Eqn NumPdel_lines=20 Maximum Maximum Power Power-Added Efficien cy, Delivered dBm 40.90 41.02 ndep(PAE contours p)(0.000 to 68000) indep(Pdel contours p)(0.000 to 70.000) indep(m1)=6 PAE contours p=0.316/-60814 indep(m 2)=6 level=40.795108, number=1 Pdel_contoursp=0. 316/-60357 level=41. 006153 number= 1 impedance =56. 845-j34898 im pedance 57. 172-i34853 图13 Source-pu仿真结果 从源牵引仿真结果图13可以得到最佳的源阻抗值为zs=57172-j*34853。要 注意到这个源阻抗为图12屮输入端电容和电容并联组成的稳定网络向左看厶的 阻抗,在输入匹配电路设计屮不需要再加入栅极偏置电路了 六、输入匹配电路设计 原理和设计方法与输出匹配电路设计相同,此处不再赘述。 30作410 Dida seated canoe 科xc 图14输入匹配电路的 ADS smith设计 引=sLu Fat 1385C12R7031 1,2LI nm W/=L5 mm ChIr Eul bshS 11 SJbsl-'tdSubt “1订2-(7172345) 点时 m1刁 Enabecockoitye Lin::Mox[ 图15实际微带线设计的输入匹配网路 3450H2 (1,1=0.003 impedaNce=50.286-j0 152 m2 req=3.400G freq=3. 500GHz B(S(111=-2990d(S(11=3063 5 1353463.17348343 freq, Gr freq (3. 400GHz to 3. 500GHz) 图16输入匹配电路的仿真结果 七、S参数仿真 将优化后的输入匹配电路和输出匹配电路联合起来进行S参数仿真 R印 'an NIben段 arRMI95-12F3 LR定户冰 图17S参数的联合仿真 【实例截图】
【核心代码】
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论