《开源软核处理器OpenRisc的SOPC设计》随书代码.rar

【实例简介】
GRAET!《开源软核处理器OpenRisc的SOPC设计》随书代码
【实例截图】
【核心代码】
OpenRisc的SOPC设计》随书代码
├── or1200-1.35
│   ├── bench
│   │   └── verilog
│   │   ├── or1200_top_bench.v
│   │   └── timescale.v
│   ├── rtl
│   │   └── verilog
│   │   ├── or1200_alu.v
│   │   ├── or1200_amultp2_32x32.v
│   │   ├── or1200_cfgr.v
│   │   ├── or1200_cpu.v
│   │   ├── or1200_ctrl.v
│   │   ├── or1200_dc_fsm.v
│   │   ├── or1200_dc_ram.v
│   │   ├── or1200_dc_tag.v
│   │   ├── or1200_dc_top.v
│   │   ├── or1200_defines.v
│   │   ├── or1200_dmmu_tlb.v
│   │   ├── or1200_dmmu_top.v
│   │   ├── or1200_dpram_32x32.v
│   │   ├── or1200_du.v
│   │   ├── or1200_except.v
│   │   ├── or1200_freeze.v
│   │   ├── or1200_genpc.v
│   │   ├── or1200_gmultp2_32x32.v
│   │   ├── or1200_ic_fsm.v
│   │   ├── or1200_ic_ram.v
│   │   ├── or1200_ic_tag.v
│   │   ├── or1200_ic_top.v
│   │   ├── or1200_if.v
│   │   ├── or1200_immu_tlb.v
│   │   ├── or1200_immu_top.v
│   │   ├── or1200_lsu.v
│   │   ├── or1200_mem2reg.v
│   │   ├── or1200_mult_mac.v
│   │   ├── or1200_operandmuxes.v
│   │   ├── or1200_pic.v
│   │   ├── or1200_pm.v
│   │   ├── or1200_reg2mem.v
│   │   ├── or1200_rfram_generic.v
│   │   ├── or1200_rf.v
│   │   ├── or1200_sb_fifo.v
│   │   ├── or1200_sb.v
│   │   ├── or1200_spram_1024x32.v
│   │   ├── or1200_spram_1024x8.v
│   │   ├── or1200_spram_2048x32.v
│   │   ├── or1200_spram_2048x8.v
│   │   ├── or1200_spram_256x21.v
│   │   ├── or1200_spram_512x20.v
│   │   ├── or1200_spram_64x14.v
│   │   ├── or1200_spram_64x22.v
│   │   ├── or1200_spram_64x24.v
│   │   ├── or1200_sprs.v
│   │   ├── or1200_top.v
│   │   ├── or1200_tpram_32x32.v
│   │   ├── or1200_tt.v
│   │   ├── or1200_wb_biu.v
│   │   ├── or1200_wbmux.v
│   │   ├── or1200_xcv_ram32x8d.v
│   │   └── timescale.v
│   ├── sim
│   │   └── rtl_sim
│   │   └── modelsim_sim
│   │   ├── modelsim.ini
│   │   ├── or1200.cr.mti
│   │   ├── or1200.mpf
│   │   ├── run.do
│   │   ├── transcript
│   │   ├── vlog.opt
│   │   ├── vsim.wlf
│   │   ├── wave.do
│   │   └── work
│   │   ├── _info
│   │   ├── or1200_alu
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_cfgr
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_cpu
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_ctrl
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dc_fsm
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dc_ram
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dc_tag
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dc_top
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dmmu_tlb
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dmmu_top
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_dpram_32x32
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_du
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_except
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_freeze
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_genpc
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_gmultp2_32x32
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_ic_fsm
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_ic_ram
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_ic_tag
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_ic_top
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_if
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_immu_tlb
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_immu_top
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_lsu
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_mem2reg
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_mult_mac
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_operandmuxes
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_pic
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_pm
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_reg2mem
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_rf
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_rfram_generic
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_sb
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_sb_fifo
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_1024x32
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_1024x8
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_2048x32
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_2048x8
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_256x21
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_512x20
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_64x14
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_64x22
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_spram_64x24
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_sprs
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_top
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_top_bench
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_tpram_32x32
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_tt
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   ├── or1200_wb_biu
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.vhd
│   │   │   └── verilog.asm
│   │   └── or1200_wbmux
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   └── syn
│   └── quartus
│   └── EP2C35
│   ├── cmp_state.ini
│   ├── db
│   │   ├── or1200.db_info
│   │   ├── or1200.eco.cdb
│   │   └── or1200.sld_design_entry.sci
│   ├── or1200.qpf
│   ├── or1200.qsf
│   └── or1200.qws
└── wb_conbusex
├── bench
│   └── verilog
│   ├── timescale.v
│   ├── wb_conbusex_top_bench.v
│   ├── wb_mast_model.v
│   └── wb_slv_model.v
├── rtl
│   └── verilog
│   ├── timescale.v
│   ├── wb_conbus_arb.v
│   └── wb_conbusex_top.v
├── sim
│   └── rtl_sim
│   └── modelsim_sim
│   ├── modelsim.ini
│   ├── run.do
│   ├── transcript
│   ├── vlog.opt
│   ├── vsim.wlf
│   ├── wave.do
│   ├── wb_conbusex.cr.mti
│   ├── wb_conbusex.mpf
│   └── work
│   ├── _info
│   ├── wb_conbus_arb
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── wb_conbusex_top
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── wb_conbusex_top_bench
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── wb_mast
│   │   ├── _primary.dat
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   └── wb_slv
│   ├── _primary.dat
│   ├── _primary.vhd
│   └── verilog.asm
└── syn
└── quartus
└── EP2C35
├── wb_conbusex.qpf
└── wb_conbusex.qsf

80 directories, 254 files