Cadence高速电路板设计与仿真 信号与电源完整性分析 第4版 含光盘实例

【实例简介】
本资源包含PDF图书和随书的光盘资料。本书以Cadence Allegro SPB 16.3为基础，以具体的高速PCB为范例，详尽讲解了IBIS模型的建立、高速PCB的预布局、拓扑结构的提取、反射分析、串扰分析、时序分析、约束驱动布线、后布线DRC分析、差分对设计等信号完整性分析，以及目标阻抗、电源噪声、去耦电容器模型与布局、电源分配系统、电压调节模块、电源平面、单节点仿真、多节点仿真、直流分析、交流分析、模型提取等电源完整性分析内容。
【实例截图】
【核心代码】
Cadence高速电路板设计与仿真__信号与电源完整性分析_第4版_包含光盘实例
├── Cadence高速电路板设计与仿真（信号与电源完整性分析第4版)_部分1.pdf
├── Cadence高速电路板设计与仿真（信号与电源完整性分析第4版)_部分2.pdf
└── physical
├── 83026i_3v3.dml
├── 8304_3v.dml
├── 8545.dml
├── 87946I.dml
├── allegro.jrl
├── allegro.jrl,1
├── alvch16244.dml
├── appxA
│   ├── EP1SGX25F.pin
│   └── stratixgx.ibs
├── appxB
│   ├── appxB.top
│   ├── bte01_bse01.sp
│   ├── BTE_BSE.dml
│   └── HSPICE_BTE_BSE.zip
├── cycle.msm
├── cycle.msm,1
├── ddrsdram.dml
├── ddrsdram.ibs
├── diffPair
│   ├── AD2.top
│   ├── allegro.jrl
│   ├── allegro.jrl,1
│   ├── dbx.dml
│   ├── devices.dml
│   ├── diff.dml
│   ├── diffpair1.brd
│   ├── fxdevs.dml
│   ├── fxlib.dml
│   ├── fxRPAKS.dml
│   ├── ibis_models.inc,1
│   ├── interconn.iml
│   ├── master.tag
│   ├── ptn3310.dml
│   ├── ptn3311.dml
│   ├── signoise.log
│   ├── signoise.log,1
│   ├── signoise.run
│   │   ├── cases.cfg
│   │   └── cases.cfg,1
│   ├── sigwave.jrl
│   ├── sigxp.dml
│   ├── sigxp.dml,1
│   ├── sigxp.jrl
│   ├── sigxp.run
│   │   ├── case0
│   │   │   ├── projstate.dat
│   │   │   ├── sigsimcntl.dat
│   │   │   ├── sigsimres.dat
│   │   │   ├── sim1
│   │   │   │   ├── comp_rlgc.inc
│   │   │   │   ├── comps.spc
│   │   │   │   ├── cycle.msm
│   │   │   │   ├── delay.dl
│   │   │   │   ├── distortion.dst
│   │   │   │   ├── ibis_models.inc
│   │   │   │   ├── interconn.spc
│   │   │   │   ├── main.spc
│   │   │   │   ├── ntl_rlgc.inc
│   │   │   │   ├── stimulus.spc
│   │   │   │   └── tlsim.log
│   │   │   └── waveforms
│   │   │   └── sim1.sim
│   │   ├── cases.cfg
│   │   └── cases.cfg,1
│   └── sweep_rpt_tab.txt
├── ep1s40f1020_5.dml
├── ep1sgx25f_11.dml
├── ep1sgx25f_11.dml,1
├── ep1sgx25f_11.ibs
├── ep1sgx25f_1.ibs
├── epc16q100.dml
├── epc16q100.dml,1
├── epc16q100.ibs
├── GoodModelFiles
│   ├── 83026i_3v3
│   │   ├── 83026i_3v3.dml
│   │   └── 83026i_3v3.ibs
│   ├── 8304_3
│   │   ├── 8304_3v.dml
│   │   └── 8304_3v.ibs
│   ├── 8545
│   │   ├── 8545.dml
│   │   └── 8545.ibs
│   ├── 87946I
│   │   ├── 87946I.dml
│   │   └── 87946I.ibs
│   ├── alvch16244
│   │   ├── alvch16244.dml
│   │   └── alvch16244.ibs
│   ├── AMP_Model.pdf
│   ├── DDR_SDRAM_PDFs
│   │   ├── DD8C16_32_64x64AG.pdf
│   │   ├── ddrregrev1.2.pdf
│   │   └── ddr_to_ddr2.pdf
│   ├── ds_sgx.pdf
│   ├── ep1s40f1020_5
│   │   ├── ep1s40f1020_5.dml
│   │   └── ep1s40f1020_5.ibs
│   ├── EP1S40F1020.pin
│   ├── ep1sgx25f_11
│   │   ├── ep1sgx25f_11.dml
│   │   └── ep1sgx25f_11.ibs
│   ├── EP1SGX25F.pin
│   ├── mc100ep139dt_33
│   │   ├── mc100ep139dt_33.dml
│   │   └── mc100ep139dt_33.ibs
│   ├── mc100ep33d_33
│   │   ├── mc100ep33d_33.dml
│   │   └── mc100ep33d_33.ibs
│   ├── mc100ept26d_33
│   │   ├── mc100ept26d_33.dml
│   │   └── mc100ept26d_33.ibs
│   ├── s29jl064h_tsop
│   │   ├── s29jl064h_tsop.dml
│   │   └── s29jl064h_tsop.ibs
│   ├── stratix
│   │   └── stratix.ibs
│   ├── stratixgx
│   │   └── stratixgx.ibs
│   ├── TN0020.pdf
│   ├── TN4607.pdf
│   └── TN4611.pdf
├── ibis
│   ├── ep1sgx25f_11.dml
│   ├── epc16q100.dml
│   └── s29jl064h_tsop.dml
├── ibis_models.inc
├── mainOutput.spc
├── mc100ep139dt_33.dml
├── mc100ep33d_33.dml
├── mc100ept26d_33.dml
├── mi.run
│   ├── 1sgx_sstl25c2_io_dm_ibs_GND_All.sim
│   ├── 1sgx_sstl25c2_io_dm_ibs_GND_Min.sim
│   ├── EP1SGX25F_11_1sgx_sstl25c2_io_dm_Output.sim
│   ├── ep1sgx25f_11.dml.log
│   ├── ep1sgx25f_11.dml.parse
│   ├── ep1sgx25f_11.ibs.log
│   ├── ep1sgx25f_11.ibs.parse
│   ├── EP1SGX25F_1_1sgx_sstl25c2_io_dm_Output.sim
│   ├── ep1sgx25f_1.dml.log
│   ├── ep1sgx25f_1.dml.parse
│   ├── ep1sgx25f_1.ibs.log
│   └── ep1sgx25f_1.ibs.parse
├── net.dl
├── net.dl,1
├── net.dst
├── net.dst,1
└── PCB_ver1
├── allegro.jrl
├── allegro.jrl,1
├── AUTOSAVE.brd
├── basics_rpt.txt
├── batch_drc.log
├── batch_drc.log,1
├── bestsave.w
├── cmpshape.log
├── complete.brd
├── compodd-summary.txt
├── connector.dml
├── connector.dml,1
├── connector_me.dml
├── dangling_lines.rpt
├── DDR_Data.top
├── DDR_D.lst
├── DDR_DS0.lst
├── DDR_DS0.lst,1
├── DDR_DS0_ME.top
├── DDR_DS0.top
├── DDR_DS0.txt
├── ddr_module.brd
├── DDR_MS_ME.top
├── DDR_MS_swp_rpt.txt
├── DDR_MS.top
├── DDR_Template.top
├── DDR_TL_ME.top
├── DDR_TL.top
├── devices.dml
├── devices.dml,1
├── dimm_discretes.dml
├── dimm_discretes.dml,1
├── discretes.dml
├── DML_LIB_TEST.dml
├── DML_LIB_TEST.dml,1
├── DQ52.top
├── emc.run
│   ├── design.conf
│   └── emc_custom.par
├── hidesign2.brd
├── hidesign3.brd
├── hidesign4.brd
├── hidesign5.brd
├── hidesign_autoroute.brd
├── hidesign_autorouter.brd
├── hidesign.brd
├── interconn.iml
├── interconn.iml,1
├── signoise.log
├── signoise.log,1
├── signoise.log,2
├── signoise.log,3
├── signoise.run
│   ├── cases.cfg
│   ├── cases.cfg,1
│   ├── signoise.cfg
│   └── signoise.cfg,1
├── sigxp.dml
├── sigxp.dml,1
├── sigxp.jrl
├── sigxp.jrl,1
└── sigxp.run
├── case0
│   ├── case.cfg
│   └── case.cfg,1
├── cases.cfg
├── cases.cfg,1
├── signoise.cfg
└── signoise.cfg,1

31 directories, 191 files