在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 16个IP核心详情VHDL&Verilog版本

16个IP核心详情VHDL&Verilog版本

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.06M
  • 下载次数:8
  • 浏览次数:86
  • 发布时间:2020-04-26
  • 实例类别:一般编程问题
  • 发 布 人:CoCoGle
  • 文件格式:.gz
  • 所需积分:4
 相关标签: verilog 版本 IP

实例介绍

【实例简介】处理器、通信接口、等模块的IP核心源码

【核心代码】


└─AVR_Core
    ├─Converters
    │  │  GNR2VHD.EXE
    │  │  HEX2JAM.EXE
    │  │  
    │  └─CVS
    │          Entries
    │          Repository
    │          Root
    │          
    ├─CVS
    │      Entries
    │      Repository
    │      Root
    │      
    ├─Doc
    │  │  AVRuCDescriptionSimul.doc
    │  │  
    │  └─CVS
    │          Entries
    │          Repository
    │          Root
    │          
    └─VHDL
        │  alu_avr.vhd
        │  AVRuCPackage.vhd
        │  avr_core.vhd
        │  bit_processor.vhd
        │  CPUWaitGenerator.vhd
        │  DataRAM.vhd
        │  external_mux.vhd
        │  io_adr_dec.vhd
        │  io_reg_file.vhd
        │  pm_fetch_dec.vhd
        │  portx.vhd
        │  PROM.VHD
        │  RAMDataReg.vhd
        │  reg_file.vhd
        │  Service_Module.vhd
        │  simple_timer.vhd
        │  Timer_Counter.vhd
        │  top_avr_core_sim.vhd
        │  uart.vhd
        │  
        └─CVS
                Entries
                Repository
                Root
                


标签: verilog 版本 IP

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警